如何解决高速数字接口的EMI问题

发布时间:2021-09-26 阅读量:1946 来源: 我爱方案网 作者: 我爱方案网整理

当今高速数字接口使用的数据传输速率超过许多移动通信设备(如智能手机和平板电脑)的工作频率。需要对接口进行精心设计,以管理接口产生的本地电磁辐射,避免接口信号受其他本地射频的干扰。  


小尺寸且低成本的高速串行(HSS)接口对那些必须要体积小、功耗低、重量轻的移动设备尤为可贵。当移动设备必须与远程网络通信时,会发生电磁干扰(EMI),因为现代HSS接口使用的数据速率往往高于移动设备所使用的无线通信频率。  

为实现成功的移动通信产品,这些产品内所有组件必须要各司其职、和平共处。这不仅意味着任何不期望产生的射频信号必须不干扰任何有意发射的射频信号,还意味着任何有意的射频信号必须不干扰任何其它电路的工作。这就是所谓的相互透明原则。任何电路的操作都是透明的——这意味着不干扰到任何其它电路的工作。至关重要的是,规范制定机构必须要特别注意从接口到射频,以及从射频到接口的EMI,因为无论接口如何能“独善其身”,只要它易受干扰或本身发射干扰,整个产品就不会正常工作。MIPI联盟已经开发出两种非常关注相互透明度的规范。  


电磁科学告诉我们(根据麦克斯韦方程):电子移动时,一定会产生射频信号。在设计时,可采用七种主要技术管理EMI,它们是:隔离、信号幅值、偏移范围、数据速率、信号均衡、压摆率控制和波形整形。这些技术各有不同功用,接下来我们将逐一讨论。  


隔离  


物理隔离可能是最显而易见的技术。对射频信号来说,如果我们能将其“屏蔽”,那它就不会干扰任何其他信号。虽然隔离永远不会尽善尽美,且在蜂窝或无线局域网频率,实际的隔离分贝值在20~40dB之间。达到这种水平的隔离对解决EMI问题通常必不可少。因此,仔细测量IC封装和PCB布局可提供的隔离非常重要。   


如何解决高速数字接口的EMI问题

图1:用于当代表贴射频封装的一个可能的隔离罩。

  

信号幅度  


降低接口信号的幅值肯定会降低EMI,但效果不大。若信号幅值降低一半,EMI仅降低6dB。这可能足以摆脱一个闭锁问题(close problem),但该方法也同时降低了接收器裕度,并可能导致接口错误。基于此,最好是将其作为应对EMI问题的最后手段。  


漂移和平衡  


漂移是差分信号的两个分量间的时间偏移。平衡是差分信号两个分量间的幅度匹配。这两个参数基本由接口驱动器电路决定,且最好将其一起分析。如图2所示,当信号平衡在10%以内,与漂移造成的EMI影响比,信号平衡的确切值显得没那么重要。这意味着,从EMI的角度看,设计接口驱动电路时,尽量减少漂移远比致力幅值平衡事半功倍。


图片3.png

图2:信号平衡和漂移的组对比。


该图表明,管理漂移比得到一个非常闭合的信号平衡要重要得多。甚至在2%的UI漂移时,信号平衡误差高达10%的影响也微不足道。仅当漂移百分百为零时(一个不太可能的情况),信号平衡才变得重要。  


数据传输速率  


数字信号的射频频谱具有不同特性,从EMI的角度看,最重要的是该数据速率和其整数倍速率的频谱零值。图3,清楚地展示了这些频谱零值。  


这些零值独立存在于任何信号滤波。通过改变数据速率,而非将频谱零值移到一个射频接收器频带附近以除去进入接收器的EMI,是种切实可行的选择。对必须识取多个卫星发回的极其微弱信号的GPS接收器来说,这尤为重要。图3显示了这种用于帮助保护GPS接收器的技术,数据速率从1.248Gbps(图3a)变为1.456Gbps(图3b)。 


如何解决高速数字接口的EMI问题

(a)  


如何解决高速数字接口的EMI问题

(b)  


图3:改变接口数据速率会移动频谱零值。这是无需任何滤波、能降低特定频带EMI的一种特别有效的方法。  


压摆率  


接口携带的所有必要信息位于主谱瓣。频谱旁瓣携带数据波形变换信息,而非数据本身。对因旁瓣(这些旁瓣频率高于数据速率)能量产生的EMI来说,可以通过减少每个波形变换的压摆率来抑制。这么做之所以有效,是因为意外的射频信号的总带宽不由数据速率掌控,而是由数据波形的最快变换(边沿)决定的。  图4a(顶部)说明了这种技术确实影响到接口信号的“眼图”。虽然完全睁开的眼的宽度变窄了,但眼顶部和底部间的分离没受影响。这是使用该过滤技术必付的代价。



推荐阅读:

如何降低开关电源内部损耗?

如何构建一张满足机器人导航需求的地图?

如何创建可编程输出反相降压-升压稳压器

如何测量绝缘电阻的阻值?

如何才能提高自己的电路设计水平?


220x90
相关资讯
晶振启动时间影响因素解析与优化方向

​晶振的启动时间,通常是指其通电后进入稳定振荡状态所需的时间。若启动时间过长,可从以下五个常见的影响因素方面进行优化。

解析RTC实时时钟芯片的工作原理

RTC(Real-Time Clock,实时时钟)芯片作为一种独立的专用计时器件,其核心功能包括提供稳定的日历时钟、在主电源断电后持续运行、支持定时中断以及输出高精度时间戳,为各类嵌入式系统提供可靠的时间基准。

无源晶振与有源晶振在MCU应用中的关联逻辑与选型指南

时钟系统是保障微控制器(MCU)稳定运行的核心,而晶振作为关键时钟源,主要分为无源晶振与有源晶振两种类型。下面将围绕工作原理、硬件接口、电气特性及其在MCU中的适配场景等维度,系统解析这两类晶振与MCU之间的关联逻辑。

VC-OCXO压控恒温晶振管脚功能定义解析

恒温晶振(Oven Controlled Crystal Oscillator,简称OCXO)是高精度频率源的核心组件,选用切型更优(如SC切、AT切高精度型)、封装应力极小的高Q值晶片,通过恒温槽的超精密控温,让晶振始终工作在零温度系数点,几乎消除温度引发的频率漂移。

晶振倍频干扰解决方案:从PCB布局优化到源头抑制与电路整改

晶振倍频干扰(即高次谐波辐射)是电磁兼容(EMC)设计中非常棘手的问题,通常表现为基频25MHz的5次、7次谐波(如125MHz、175MHz等)处辐射超标。该问题源于晶振输出方波信号包含丰富的高次谐波成分,若PCB布局不当,晶振及其走线极易构成高效辐射天线,导致电磁干扰增强。