如何实现USB转串口?

发布时间:2021-09-28 阅读量:1479 来源: 我爱方案网 作者: 我爱方案网整理

UART,通用异步串行总线,就是我们常说的串口。作为最常用的调试接口,广泛应用在各类硬件平台当中。简单如单片机,复杂如手机主控,最先接触到的可能都是调试串口。系统硬件准备好以后,首先通过串口发送指令,打印系统信息,什么时候串口调试通过了后面的工作才能正常开展。 


串口在PC上是一个DB9接口,一个完整的串口协议由DTR,TXD,RXD,DCD,DELL,CTS,RTS,DSR等信号组成。但在实际使用中,通常只需要发送数据TXD和接收数据RXD两根信号。PC机都会带有串口,但是笔记本电脑的空间有限很少会保留串口。那么笔记本电脑没有串口就没法调试了么?当然不是。我们只需要做一个USB转串口的小工具就可以解决调试问题。


由于无论是AE,FAE,软件组,还是固件组都会用到串口调试,所以笔者决定做一个专用的USB转串口工具,方便所有同事使用。在众多的USB转串口方案中,最终选定了Silicon Labs的CP2102芯片。CP2102采用QFN封装,封装尺寸只有5*5mm,同时芯片集成了完整的USB控制器,晶振,EEPROM和UART控制器,因此只需要很少的外围电路就可以完成设计。除了硬件设计简单以外,还有十分重要的一点,Silicon Labs原厂为我们提供了完善的驱动解决方案,对各个版本的操作系统都做到了很好的支持。我们只需要将硬件设计好,不用担心驱动和操作系统的兼容问题。


CP2102有两种供电方式,一种是由USB接口直接供电,另外一种方式是外部3V供电。显然第一种方案使用起来更方便。第一种方案除了设计方便以外,由于芯片内部还集成了5V转3V转换器,在芯片正常工作的同时,还可以向外部电路提供3V电源,满足外部供电需求。采用第一种方案的电路原理图如下图所示:


如何实现USB转串口?

图1:电路原理图


该串口采用简化设计,只用了TXD,RXD两根信号线。芯片外围电路简单,只在芯片复位管脚处增加了RC复位电路,在电源位置增加了电源指示灯。另一个需要注意的地方是,在USB接口靠近管脚位置上添加ESD保护器件,防止插拔USB接口的时候ESD造成芯片意外损坏。


本设计的PCB采用双面板布线,板上的高速信号就是USB接口的数据线,按照差分走线控制等长和等间距,双面板控制阻抗比较困难,所以在布板的时候芯片尽量靠近接口,使走线尽量短。其他信号基本都走在PCB的顶层,底层留下完整地层。QFN封装底部的Epad设计时需注意,Epad上面过孔的孔径不要太大,否则焊接过程中容易漏锡造成虚焊。芯片接地不好会影响工作稳定性和散热。


整个的PCB设计完成,尺寸只有16*14mm,比一个无线鼠标接收器的尺寸大不了多少,非常的小巧方便,甚至比串口线接头还要小很多。

  

如何实现USB转串口?

图2:正面

  

如何实现USB转串口?

图3:背面


最后,串口的连接也是需要注意的一点。由于串口是点对点连接方式,没有主从之分,所以TXD和RXD都是芯片自身的定义,调试器和调试接口在连接时,要把TXD和RXD交叉连接,这样才能正确的发送和接收数据。有了这个调试神器,我们再也不怕笔记本没有串口了。出差带上这么一个小巧的调试工具,给我们的工作带来很大方便。



推荐阅读:

如何实现DSP与PC机之间的串行通信

如何实现16高性能的高速DAC时钟

如何设计不规则形状的PCB

如何让测量仪器拥有“抗干扰性”

功率分析仪测试电机启停的难点

220x90
相关资讯
晶振启动时间影响因素解析与优化方向

​晶振的启动时间,通常是指其通电后进入稳定振荡状态所需的时间。若启动时间过长,可从以下五个常见的影响因素方面进行优化。

解析RTC实时时钟芯片的工作原理

RTC(Real-Time Clock,实时时钟)芯片作为一种独立的专用计时器件,其核心功能包括提供稳定的日历时钟、在主电源断电后持续运行、支持定时中断以及输出高精度时间戳,为各类嵌入式系统提供可靠的时间基准。

无源晶振与有源晶振在MCU应用中的关联逻辑与选型指南

时钟系统是保障微控制器(MCU)稳定运行的核心,而晶振作为关键时钟源,主要分为无源晶振与有源晶振两种类型。下面将围绕工作原理、硬件接口、电气特性及其在MCU中的适配场景等维度,系统解析这两类晶振与MCU之间的关联逻辑。

VC-OCXO压控恒温晶振管脚功能定义解析

恒温晶振(Oven Controlled Crystal Oscillator,简称OCXO)是高精度频率源的核心组件,选用切型更优(如SC切、AT切高精度型)、封装应力极小的高Q值晶片,通过恒温槽的超精密控温,让晶振始终工作在零温度系数点,几乎消除温度引发的频率漂移。

晶振倍频干扰解决方案:从PCB布局优化到源头抑制与电路整改

晶振倍频干扰(即高次谐波辐射)是电磁兼容(EMC)设计中非常棘手的问题,通常表现为基频25MHz的5次、7次谐波(如125MHz、175MHz等)处辐射超标。该问题源于晶振输出方波信号包含丰富的高次谐波成分,若PCB布局不当,晶振及其走线极易构成高效辐射天线,导致电磁干扰增强。