SiP技术能提升精密数据采集信号链密度

发布时间:2021-12-10 阅读量:1180 来源: 我爱方案网 作者: 我爱方案网整理

ADI公司根据此子系统策略生产的第一个系列为ADAQ798x数据采集产品。ADAQ798x是一种16位模数转换器子系统,将四个通用的信号处理和调理模块集成到一个SiP设计中,可支持多种应用。该系列器件也包含最关键的无源器件,可避免因使用逐次逼近型寄存器 (SAR) 模数转换器 (ADC) 的传统信号链所导致的很多设计难题。这些无源器件是实现额定器件性能的关键因素。


纵观使用SAR ADC的应用和市场,如工业、仪器仪表、通信及医疗保健,可以发现,数据采集信号链的某些部分在这些应用中很常见,而另外某些部分则可能存在广泛的不同。还可以发现,这些信号链使用不同的输入源和传感器阵列。因此,在向ADC提交信号之前,将会执行各种形式的信号调理。使用不同的输入源意味着系统的满量程可能不同,并且需要采用不同的基准值以使动态范围最大化。某些应用为多通道方式,因此会使用一个前端多路复用器。根据不同应用的关键性能标准,可能会实施不同的供电方案。不过,无论何种应用,某些器件可通用于很多场合。


ADAQ7980和 ADAQ7988是全ADI有源器件解决方案的组成部分,该解决方案包含一个高精度、低功耗的16位SAR ADC;一个低功耗、高带宽、高输入阻抗的ADC驱动器;一个稳定的低功耗基准电压缓冲器;以及一个高效的电源管理模块。这些信号链组件已通过SiP技术集成到一个数据采集子系统中。


SiP技术能提升精密数据采集信号链密度


ADAQ7980和ADAQ7988均采用小尺寸5 mm × 4 mm LGA封装,因此会使数据采集系统的设计过程更简单。ADAQ798x的高系统集成度可解决很多设计难题,并且仍具有灵活性,能够通过可配置的ADC驱动器模块实现增益和/或共模调整。配备四种器件电源以提供最佳系统性能,但在对器件工作特性的影响极小时也可使用单电源模式。

ADAQ798x系列不仅具有出色的集成度,并且可灵活地适应各种各样的应用。


ADI公司在开发此产品时对常见的设计错误进行了分析,以确定出有助于解决这些问题的方法。结果表明,信号链层设计中的很多错误主要围绕 SAR ADC的两个区域—参考输入和模拟输入。很多信号链误差都与决定整体模数转换性能的ADC的外围电路有关。关于基准电压,常见的错误包括基准旁路电容的布局和尺寸不当,基准电压源的驱动强度不足,以及基准电压源产生的噪声频谱密度过大。若SAR ADC的参考输入存在这些不妥当的设计条件,可能会导致ADC作出错误的位判断。至于ADC的模拟输入,观察到的常见设计问题包括:ADC驱动器选型不当,ADC驱动器和ADC之间滤波器的带宽不适当,以及滤波电容介电材料选择不当。这些系统级设计问题以任何方式组合都可能会严重影响ADC的转换性能。ADI公司在开发ADAQ798x器件时所作的一系列选择都旨在解决这些问题。


如上所述,要使一个基于SAR ADC的转换系统实现数据手册中的性能,必须考虑到某些设计因素。SAR ADC基准电压源和模拟输入源的特性是决定转换信号链设计是否成功的关键。通常,一个SARADC需使用一个低阻抗基准电压源和一个较大的、布置适当的去耦电容。该旁路电容用来补充ADC在SAR位校验期间消耗的电荷,可看作为ADC外部SAR阵列中的一个元件。ADC还需要一个合适的模拟输入源,其噪声性能和带宽应足以使ADC输入建立至所需分辨率。


推荐阅读:

因漏感而产生的电压尖刺会产生电磁辐射简介

降低这种传导型噪声的方法简介

如何使PCB电路符合EMI和EMC兼容性的要求

如何实现非通用串行总线的调试

如何实现USB转串口?


220x90
相关资讯
晶振启动时间影响因素解析与优化方向

​晶振的启动时间,通常是指其通电后进入稳定振荡状态所需的时间。若启动时间过长,可从以下五个常见的影响因素方面进行优化。

解析RTC实时时钟芯片的工作原理

RTC(Real-Time Clock,实时时钟)芯片作为一种独立的专用计时器件,其核心功能包括提供稳定的日历时钟、在主电源断电后持续运行、支持定时中断以及输出高精度时间戳,为各类嵌入式系统提供可靠的时间基准。

无源晶振与有源晶振在MCU应用中的关联逻辑与选型指南

时钟系统是保障微控制器(MCU)稳定运行的核心,而晶振作为关键时钟源,主要分为无源晶振与有源晶振两种类型。下面将围绕工作原理、硬件接口、电气特性及其在MCU中的适配场景等维度,系统解析这两类晶振与MCU之间的关联逻辑。

VC-OCXO压控恒温晶振管脚功能定义解析

恒温晶振(Oven Controlled Crystal Oscillator,简称OCXO)是高精度频率源的核心组件,选用切型更优(如SC切、AT切高精度型)、封装应力极小的高Q值晶片,通过恒温槽的超精密控温,让晶振始终工作在零温度系数点,几乎消除温度引发的频率漂移。

晶振倍频干扰解决方案:从PCB布局优化到源头抑制与电路整改

晶振倍频干扰(即高次谐波辐射)是电磁兼容(EMC)设计中非常棘手的问题,通常表现为基频25MHz的5次、7次谐波(如125MHz、175MHz等)处辐射超标。该问题源于晶振输出方波信号包含丰富的高次谐波成分,若PCB布局不当,晶振及其走线极易构成高效辐射天线,导致电磁干扰增强。