如何通过结温评估器件的可靠性?

发布时间:2021-12-10 阅读量:1307 来源: 我爱方案网 作者: 我爱方案网整理

工程师在设计一款产品时用了一颗9A的MOS管,量产后发现坏品率偏高,经重新计算后,换成5A的MOS管,问题就解决了。为什么使用电流裕量更小的MOS管,产品可靠性却提高了呢?本文将从器件的结温角度跟你说说产品的可靠性。


工程师在设计的过程中非常注意元器件性能上的裕量,却很容易忽视热耗散设计,案例分析我们放到最后说,为了帮助理解,我们先引入一个公式:


如何通过结温评估器件的可靠性?


其中Tc为芯片的外壳温度,PD为芯片在该环境中的耗散功率,Tj表示芯片的结点温度,目前大多数芯片的结点温度为150℃,Rjc表示芯片内部至外壳的热阻,Rcs表示外壳至散热片的热阻,Rsa表示散热片到空气的热阻,一般功率器件用Rjc进行计算即可。


如何通过结温评估器件的可靠性?

图1 功率器件热阻分布示意图


举个例子来说,大家常用的S8050在25℃(Tc)的最大耗散功率是0.625W,额定电流为0.5A,最高结点温度为150℃,此代入公式有:


从上面公式可以推算出Rja为200℃/W(Rja表示结点到空气的热阻)。

假设芯片壳温(Tc)为55℃,热耗散功率有0.5W时,此刻芯片结点温度为:Tj=Tc+PD*Rjc代入得到155℃,已经超过了最高结温150℃了。故需要降额使用,然而降额曲线在数据手册中并未标注,所以小编只能自行计算。

在25℃(Tc)时有公式:


如何通过结温评估器件的可靠性?


恒成立。


把线性降额因子设为F,则在任意温度时有:


图片6.png


代入已知参数得到F>5mW/℃。一般为了满足裕量要求,降额因子往往取得更大才能满足可靠性设计要求。


由于小晶体管和芯片是不带散热器的,这时就要考虑壳体到空气之间的热阻。一般数据手册会给出Rja(结到环境之间的热阻)。那么三极管S8050,其最大功率0.625W是在其壳温25℃时取得的。倘若环境温度刚好为25℃,芯片自身又要消耗0.625W的功率,那么为了满足结点不超过150℃,唯一的办法就是让其得到足够好的散热,如下图所示。


如何通过结温评估器件的可靠性?

图2 场效应管散热片


好了,我们把问题转回到最初的场效应管为什么需要从9A变成5A性能更可靠的问题上。

场效应管的损耗通常来自导通损耗与开关损耗两种,但在高频小电流条件下以开关损耗为主,由于9A的场效应管在工艺上决定了其栅极电容较大,需要较强的驱动能力,在驱动能力不足的情况下导致其开关损耗急剧上升,特别在高温情况下由于热耗散不足,导致结点温度超标引发失效。


如果在满足设计裕量的条件下换成额定电流稍小的场管以后,由于两种场管在导通内阻上并不会差距太大,且导通损耗在高频条件下相比开关损耗来说几乎可以忽略不计,这样一来5A的场管驱动起来就会变得容易很多,开关损耗降下去了,使用5A场管在同样的温度环境下结点温度降低在可控范围,自然就不会再出现热耗散引起的失效了,当然遇到这种情况增强驱动能力也是一个很好的办法。


如何通过结温评估器件的可靠性?

图3 开关器件损耗分析示意图


通常大多数芯片的结点温度是150℃,只要把结点温度控制在这个范围内并保持一定裕量,从热耗散的设计角度来说都是没有问题的。



推荐阅读:

SiP技术能提升精密数据采集信号链密度

因漏感而产生的电压尖刺会产生电磁辐射简介

降低这种传导型噪声的方法简介

如何使PCB电路符合EMI和EMC兼容性的要求

如何实现非通用串行总线的调试

220x90
相关资讯
晶振启动时间影响因素解析与优化方向

​晶振的启动时间,通常是指其通电后进入稳定振荡状态所需的时间。若启动时间过长,可从以下五个常见的影响因素方面进行优化。

解析RTC实时时钟芯片的工作原理

RTC(Real-Time Clock,实时时钟)芯片作为一种独立的专用计时器件,其核心功能包括提供稳定的日历时钟、在主电源断电后持续运行、支持定时中断以及输出高精度时间戳,为各类嵌入式系统提供可靠的时间基准。

无源晶振与有源晶振在MCU应用中的关联逻辑与选型指南

时钟系统是保障微控制器(MCU)稳定运行的核心,而晶振作为关键时钟源,主要分为无源晶振与有源晶振两种类型。下面将围绕工作原理、硬件接口、电气特性及其在MCU中的适配场景等维度,系统解析这两类晶振与MCU之间的关联逻辑。

VC-OCXO压控恒温晶振管脚功能定义解析

恒温晶振(Oven Controlled Crystal Oscillator,简称OCXO)是高精度频率源的核心组件,选用切型更优(如SC切、AT切高精度型)、封装应力极小的高Q值晶片,通过恒温槽的超精密控温,让晶振始终工作在零温度系数点,几乎消除温度引发的频率漂移。

晶振倍频干扰解决方案:从PCB布局优化到源头抑制与电路整改

晶振倍频干扰(即高次谐波辐射)是电磁兼容(EMC)设计中非常棘手的问题,通常表现为基频25MHz的5次、7次谐波(如125MHz、175MHz等)处辐射超标。该问题源于晶振输出方波信号包含丰富的高次谐波成分,若PCB布局不当,晶振及其走线极易构成高效辐射天线,导致电磁干扰增强。