发布时间：2021-12-13 阅读量：1429 来源: 我爱方案网 作者: 我爱方案网整理
降低噪声与电磁干扰的一些经验。
1. 能用低速芯片就不用高速的，高速芯片用在关键地方。
2. 可用串一个电阻的办法，降低控制电路上下沿跳变速率。
3. 尽量为继电器等提供某种形式的阻尼。
4. 使用满足系统要求的最低频率时钟。
5. 时钟产生器尽量靠近到用该时钟的器件。石英晶体振荡器外壳要接地。
6. 用地线将时钟区圈起来，时钟线尽量短。
7. I/O驱动电路尽量靠近印刷板边，让其尽快离开印刷板。对进入印制板的信号要加滤波。
8. 高噪声区来的信号也要加滤波，同时用串终端电阻的办法，减小信号反射。
9. MCD无用端要接高，或接地，或定义成输出端，集成电路上该接电源地的端都要接，不要悬空。
10. 闲置不用的门电路输入端不要悬空，闲置不用的运放正输入端接地，负输入端接输出端。
11. 印制板尽量使用45折线而不用90折线布线以减小高频信号对外的发射与耦合。
12. 印制板按频率和电流开关特性分区，噪声元件与非噪声元件要距离再远一些。
13.单面板和双面板用单点接电源和单点接地、电源线、地线尽量粗，经济是能承受的话用多层板以减小电源，地的容生电感。
14. 时钟、总线、片选信号要远离I/O线和接插件。
15. 模拟电压输入线、参考电压端要尽量远离数字电路信号线，特别是时钟。
16. 对A/D类器件，数字部分与模拟部分宁可统一下也不要交叉。 17. 时钟线垂直于I/O线比平行I/O线干扰小，时钟元件引脚远离I/O电缆。
18. 元件引脚尽量短，去耦电容引脚尽量短。
19. 关键的线要尽量粗，并在两边加上保护地。高速线要短要直。 20. 对噪声敏感的线不要与大电流，高速开关线平行。
21. 石英晶体下面以及对噪声敏感的器件下面不要走线。
22. 弱信号电路，低频电路周围不要形成电流环路。
23. 任何信号都不要形成环路，如不可避免，让环路区尽量小。
24. 每个集成电路一个去耦电容。每个电解电容边上都要加一个小的高频旁路电容。
25. 用大容量的钽电容或聚酷电容而不用电解电容作电路充放电储能电容。使用管状电容时，外壳要接地。
推荐阅读：
晶振的启动时间，通常是指其通电后进入稳定振荡状态所需的时间。若启动时间过长，可从以下五个常见的影响因素方面进行优化。
RTC（Real-Time Clock，实时时钟）芯片作为一种独立的专用计时器件，其核心功能包括提供稳定的日历时钟、在主电源断电后持续运行、支持定时中断以及输出高精度时间戳，为各类嵌入式系统提供可靠的时间基准。
时钟系统是保障微控制器（MCU）稳定运行的核心，而晶振作为关键时钟源，主要分为无源晶振与有源晶振两种类型。下面将围绕工作原理、硬件接口、电气特性及其在MCU中的适配场景等维度，系统解析这两类晶振与MCU之间的关联逻辑。
恒温晶振（Oven Controlled Crystal Oscillator，简称OCXO）是高精度频率源的核心组件，选用切型更优（如SC切、AT切高精度型）、封装应力极小的高Q值晶片，通过恒温槽的超精密控温，让晶振始终工作在零温度系数点，几乎消除温度引发的频率漂移。
晶振倍频干扰（即高次谐波辐射）是电磁兼容（EMC）设计中非常棘手的问题，通常表现为基频25MHz的5次、7次谐波（如125MHz、175MHz等）处辐射超标。该问题源于晶振输出方波信号包含丰富的高次谐波成分，若PCB布局不当，晶振及其走线极易构成高效辐射天线，导致电磁干扰增强。
