发布时间：2021-12-14 阅读量：1766 来源: ADI/Keith Szolusha和Brandon Nghe 发布人: lina
本次实验旨在研究一个使用NPN晶体管的简单差分放大器。首先，我们需要做一些关于硬件限制问题的说明。ADALM2000系统中的波形发生器具有高输出带宽，该高带宽代来了宽带噪声。由于差分放大器的增益，本次实验中测量所需的输入信号电平相当小。如果直接使用波形发生器输出，则其输出的信号信噪比不够高。通过提高信号电平，然后在波形发生器输出和电路输入之间放置衰减器和滤波器（图1），可以改善信噪比。本次实验需要如下材料：
►两个100 Ω电阻
►两个1 kΩ电阻
►两个0.1 μF电容（标记为104）
图1.11:1衰减器和滤波器
本次实验的所有部分都会使用该衰减器和滤波器。
带尾电阻的差分对
材料
ADALM2000主动学习模块
►无焊面包板
►跳线
►两个10 kΩ电阻
►一个15 kΩ电阻（将10 kΩ电阻和4.7 kΩ电阻串联）
►两个小信号NPN晶体管（2N3904或SSM2212 NPN匹配对）
说明
面包板连接如图3所示。Q1和Q2应从您可用的且VBE匹配最佳的晶体管中选择。Q1和Q2的发射极与R3的一端连接在一起。R3的另一端连接到Vn (-5V)，提供尾电流。Q1的基极连接到第一个任意波形发生器的输出，Q2的基极连接到第二个任意波形发生器的输出。两个集电极负载电阻R1和R2分别连接在Q1和Q2的集电极与正电源Vp (5V)之间。差分示波器输入（2+和2-）用于测量两个10 kΩ负载电阻上的差分输出。
图2.带尾电阻的差分对
硬件设置
第一个波形发生器配置为200 Hz三角波，峰峰值幅度为4 V，偏移为0。第二个波形发生器配置为200 Hz三角波，峰峰值幅度为4 V，偏移为0 V，但相位为180°。电阻分压器将Q1和Q2的基极处的信号幅度降低到略小于200 mV。示波器的通道1中的1+脚连接到第一个波形发生器W1的输出，1-脚连接到W2的输出。通道2连接到图中标注2+和2-的位置，并设置为每格1 V。
图3.带尾电阻的差分对面包板电路
程序步骤
采集如下数据：x轴是任意波形发生器的输出，y轴是使用2+和2-输入的示波器通道2。通过改变R3的值，探索尾电流电平对电路增益的影响（观察通过原点的直线的斜率）和对线性输入范围的影响，以及当电路饱和时，观察增益非线性下降的形状。然后在基本电路上增加点小元件，例如发射极退化电阻，探索扩展和线性化输入摆幅范围的技术及其对电路增益的影响。
配置示波器以捕获所测量的两个信号的多个周期。xy图示例如图4所示。
图4.带尾电阻的差分对xy图
电流源用作尾电流
使用简单电阻作为尾电流具有局限性。应探索构建电流源来偏置差分对的方法。这可以由几个额外的晶体管和电阻构成，如之前的ADALM2000实验“稳定电流源”所示。
附加材料
►两个小信号NPN晶体管（Q3、Q4 = 2N3904或SSM2212）
说明
►面包板连接如图6所示。
图5.带尾电流源的差分对
硬件设置
第一个波形发生器配置为200 Hz三角波，峰峰值幅度为4 V，偏移为0。第二个波形发生器也应配置为200 Hz三角波，峰峰值幅度为4 V，偏移为0 V，但相位为180°。电阻分压器将Q1和Q2的基极处的信号幅度降低到略小于200 mV。示波器的通道1的1+脚连接到第一个波形发生器W1的输出，1-脚连接到W2的输出。通道2连接到标注2+和2-的位置，并设置为每格1 V。
图6.带尾电流源的差分对面包板电路
程序步骤
配置示波器以捕获所测量的两个信号的多个周期。xy图示例如图7所示。
图7.带尾电流源的差分对xy图
Measuring Common-Mode Gain
测量共模增益
图8.共模增益配置
共模抑制是差分放大器的一个关键方面。CMR可以通过将两个晶体管Q1和Q2的基极连接到同一输入源来测量。图10中的曲线显示了当W1的共模电压从+2.9 V扫描至-4.5 V时，电阻偏置差分对和电流源偏置差分对的差分输出。输入上的最大正摆幅以晶体管的基极电压超过集电极电压和晶体管饱和电压的点为限。这可以通过观察晶体管的集电极电压相对于地为单端（即将2-示波器输入接地）来检查。
硬件设置
波形发生器配置为100 Hz正弦波，峰峰值幅度为8 V，偏移为0。示波器的通道1的1+连接到第一个波形发生器W1的输出，1-连接到地。通道2连接到标注2+和2-的位置，并设置为每格1 V。
图9.共模增益面包板电路
程序步骤
配置示波器以捕获所测量的两个信号的多个周期。产生的波形如图10所示。
图10.共模增益波形
问题：
对于图8中的电路，如果将晶体管Q1的基极视为输入，该晶体管放大器对于输出2+和2-而言是反相还是同相？
对于同一电路，说明当输入电压(W1)增加时，每个输出电压（2+和2-）会发生什么。另外请说明，当输入电压减小时会发生什么。
碳化硅（SiC）功率器件正以颠覆性优势引领工业充电器变革——其超快开关速度与超低损耗特性，驱动功率密度实现跨越式提升，同时解锁了传统IGBT无法企及的新型拓扑架构。面对工业应用对高效隔离式DC-DC转换的严苛需求，本文将深入解析从600W至深入解析从600W至30kW全功率段的拓扑选型策略，揭示SiC技术如何成为高功率密度设计的核心引擎。
在汽车电子智能化、网联化与电动化深度融合的浪潮中，车载时钟系统的精度与可靠性正成为决定整车性能的核心命脉。作为电子架构的"精准心跳之源"，车规级晶振的选型直接影响ADAS感知、实时通信、动力控制等关键功能的稳定性。面对严苛路况、极端温差及十年以上的生命周期挑战，工程师亟需兼具高稳定性与强抗干扰能力的时钟解决方案——小扬科技将聚焦车规级晶体/晶振核心参数，3分钟助您精准锁定最优型号。
在技术创新的浪潮中，图像传感器的选型是设计与开发各类设备（涵盖专业与家庭安防系统、机器人、条码扫描仪、工厂自动化、设备检测、汽车等）过程中的关键环节。选择最适配的图像传感器需要对众多标准进行复杂的综合评估，每个标准都直接影响最终产品的性能和功能。从光学格式（Optical Format）和动态范围（Dynamic Range），到色彩滤波阵列（CFA）、像素类型、功耗及特性集成，这些考量因素多样且相互交织、错综复杂。
压控晶振（VCXO）作为频率调控的核心器件，已从基础时钟源升级为智能系统的"频率舵手"。通过变容二极管与石英晶体的精密耦合，实现电压-频率的线性转换，其相位噪声控制突破-160dBc/Hz@1kHz，抖动进入亚纳秒时代（0.15ps）。在5G-A/6G预研、224G光通信及自动驾驶多传感器同步场景中，VCXO正经历微型化（2016封装）、多协议兼容（LVDS/HCSL/CML集成）及温漂补偿算法的三重技术迭代。
在电子设备的精密计时体系中，晶体振荡器与实时时钟芯片如同时间系统的"心脏"与"大脑"：晶振通过石英晶体的压电效应产生基础频率脉冲，为系统注入精准的"生命节拍"；而实时时钟芯片则承担时序调度中枢的角色，将原始频率转化为可追踪的年月日时分秒，并实现闹钟、断电计时等高级功能。二者协同构建现代电子设备的"时间维度"。
