发布时间:2021-12-21 阅读量:1444 来源: 我爱方案网 作者: 我爱方案网整理
已经构建了一个高效的两级GaN RF PA MMIC,它采用一个低压工作的GaN晶体管作为驱动器。这可以通过降低驱动器的功耗和消除其与末级之间级间匹配的需要,来提高整体PA的平均效率。
尽管负载调制引起的输出功率变化很大,但MMIC的末级采用准负载不敏感(QLI)的E类负载网络来终止,从而可以实现高效率。该负载网络采用标准的RF封装,并利用键合线和封装引线电容来实现。
负载牵引测量结果表明,尽管负载调制多种多样——例如输出功率可以有8dB变化——但PA的总功率效率仍然大于70%。由于能始终保持这种高效率,因此该MMIC对有赖于负载调制的PA架构(例如Doherty和异相方法)非常有用。
我们使用此MMIC创建了一个演示PCB。该系统的线性增益约为27dB,在2.14GHz、输出功率为35.4dBm时,最大效率为76%。驱动器和末级的电源电压分别为5.5V和25V。我们在我们的演示装置中使用了带矢量切换广义记忆多项式数字预失真(VS-GMP DPD)算法的WCDMA信号,并在29.4dBm的平均输出功率下实现了-52.4dBc的相邻信道泄漏比。
电路架构
传统和新型低压驱动器RF PA阵容的原理图,分别显示在图1的左侧和右侧。

图1:左侧是传统的高压驱动器RF PA,右侧是低压驱动器RF PA。
传统方法对驱动器和末级使用相同的电源电压,因此整个PA需要在其驱动器和末级之间添加一个匹配网络。在驱动器上使用低电源电压,可以充分降低其输出阻抗,而使整个PA不需要这样的匹配网络,从而可降低功率损耗。低驱动器电源电压还可降低驱动器的功耗,从而提高整体效率。去掉级间匹配网络还可降低MMIC的尺寸,从而降低成本。
图2比较了仿真条件下传统高压和新型低压驱动器RF PA拓扑的整体效率。虽然仿真得到的漏极效率(DE)对于高压和低压情况几乎相同,但功率附加效率(PAE)却存在显著的差异。


图2:当PA工作在2.14 GHz时,两种驱动器架构的漏极效率(上图)和功率附加效率(下图)的仿真比较。
两级GaN HEMT MMIC设计
此MMIC采用Fraunhofer IAF的0.25µm GaN HEMT技术在多项目晶圆上构建为两级放大器。驱动级和末级的总栅极宽度分别为0.488mm和2.4mm。末级晶体管和驱动器晶体管以及交流耦合电容和栅极偏置电阻均集成在一块裸片上,如图3所示。
封装内准负载不敏感的E类负载网络
尽管负载调制引起的输出功率变化很大,但MMIC的末级仍采用QLI E类负载网络终止,以便确保高效率。
MMIC及其QLI E类负载网络采用SOT1112A标准埃赋隆(Ampleon)空腔陶瓷封装,并使用键合线和封装引线电容产生两个关键的电抗元件:4.9nH的L1和1.5pF的C1。

图3:已组装MMIC及其负载网络的原理图。
图4显示了已封装MMIC在负载牵引测量下的效率,表明已封装MMIC可以在大负载变化下保持其高效率。

图4:低压驱动器MMIC在2.14GHz脉冲负载牵引测量期间的漏极效率和功率附加效率。
构建演示板并使用已调信号对其进行测量
为了进一步证明低压驱动器方法的价值,我们设计了一个PCB来安装此MMIC,并调整其输出负载,以匹配此MMIC在上述负载牵引测量下单独实现其最大效率时的阻抗。
PCB板采用Rogers RO4350B作为基板来制备。图5中显示了该PCB板及其偏置和匹配元器件。

图5:PCB上的元器件及其值,以及已安装PA小插图。
图6显示了已安装PA采用2.14GHz连续波信号测得的漏极效率、功率附加效率和增益。峰值PAE为76%。驱动器功耗非常低,以至于在低输出功率和高输出功率水平下,漏极和功率附加效率之间的差异可以忽略不计。在2.14GHz时测得的小信号增益约为27dB。

推荐阅读:
晶振的启动时间,通常是指其通电后进入稳定振荡状态所需的时间。若启动时间过长,可从以下五个常见的影响因素方面进行优化。
RTC(Real-Time Clock,实时时钟)芯片作为一种独立的专用计时器件,其核心功能包括提供稳定的日历时钟、在主电源断电后持续运行、支持定时中断以及输出高精度时间戳,为各类嵌入式系统提供可靠的时间基准。
时钟系统是保障微控制器(MCU)稳定运行的核心,而晶振作为关键时钟源,主要分为无源晶振与有源晶振两种类型。下面将围绕工作原理、硬件接口、电气特性及其在MCU中的适配场景等维度,系统解析这两类晶振与MCU之间的关联逻辑。
恒温晶振(Oven Controlled Crystal Oscillator,简称OCXO)是高精度频率源的核心组件,选用切型更优(如SC切、AT切高精度型)、封装应力极小的高Q值晶片,通过恒温槽的超精密控温,让晶振始终工作在零温度系数点,几乎消除温度引发的频率漂移。
晶振倍频干扰(即高次谐波辐射)是电磁兼容(EMC)设计中非常棘手的问题,通常表现为基频25MHz的5次、7次谐波(如125MHz、175MHz等)处辐射超标。该问题源于晶振输出方波信号包含丰富的高次谐波成分,若PCB布局不当,晶振及其走线极易构成高效辐射天线,导致电磁干扰增强。