永磁同步电机与异步电机的区别

发布时间:2022-01-21 阅读量:1788 来源: 我爱方案网 作者: 我爱方案网整理

永磁同步电机与异步电机相比,具有明显的优势,它效率高,功率因素高,能力指标好,体积小,重量轻,温升低,技能效果显著,较好地提高了电网的品质因素,充分发挥了现有电网的容量,节省了电网的投资,它较好地解决了用电设备中“大马拉小车”现象。


1效率及功率因素


永磁同步电机与异步电机的区别


异步电机在工作时,转子绕组要从电网吸收部分电能励磁,消耗了电网电能,这部分电能最终以电流在转子绕组中发热消耗掉,该损耗约占电机总损耗的20~30%,它使电机的效率降低。该转子励磁电流折算到定子绕组后呈感性电流,使进人定子绕组中的电流落后于电网电压一个角度,造成电机的功率因数降低。另外,从永磁同步电机与异步电机的效率及功率因数曲线(图1)可以看出,异步电动机在负载率(=P2/Pn)


永磁同步电机与异步电机的区别


永磁同步电机与异步电机的区别


永磁同步电动机与异步电动机的效率和功率因数


a. 异步起动永磁同步电动机

b.异步电动机


永磁同步电机在转子上嵌了永磁体后,由永磁体来建立转子磁场,在正常工作时转子与定子磁场同步运行,转子中无感应电流,不存在转子电阻损耗,只此一项可提高电机效率4%~50%。由于在水磁电机转子中无感应电流励磁,定子绕组有可能呈纯阻性负载,使电机功率因数几乎为1.从永徽同步电机与异步电机的效率及功率因数曲线(图1)可以看出,永磁同步电机在负载率>20%时,其运行效率和运行功率因数随之变化不大,且运行效率>80%。


2启动转柜

异步电机起动时,要求电机具有足够大的起动转矩,但又希望起动电流不要太大,以免电网产生过大的电压降落而影响接在电网上的其他电机和电气设备的正常运行。


此外,起动电流过大时,将使电机本身受到过大电做力的冲击,如果经常起动,还有使绕组过热的危险。因此,异步电机的起动设计往往面临着两难选择。


永磁同步电机一般也采用异步起动方式,由于永磁同步电机正常工作时转子绕组不起作用,在设计永磁电机时,可使转子绕组完全满足高起动转矩的要求,例如使起动转矩倍数由异步电机的1.8倍上升到2.5倍,甚至更大,较好地解决了动力设备中“大马拉小车”的现象。


3工作升温

由于异步电机工作时,转子绕组有电流流动,而这个电流完全以热能的形式消耗掉,所以在转子绕组中将产生大量的热量,使电机的沮度升高,影响了电机的使用寿命。


由于永磁电机效率高,转子绕组中不存在电阻损耗,定子绕组中较少有或几乎不存在无功电流,使电机温升低,延长了电机的使用寿命。


4对电网运行的影响

因异步电机的功率因数低,电机要从电网中吸收大量的无功电流,造成电网、翰变电设备及发电设备中有大量无功电流,进而使电网的品质因数下降,加重了电网及枪变电设备及发电设备的负荷,同时无功电流在电网、翰变电设备及发电设备中均要消耗部分电能,造成电力电网效率变低,影晌了电能的有效利用。


同样由于异步电机的效率低,要满足翰出功率的耍求,势必要从电网多吸收电能,进一步增加了电两能量的损失,加重了电网负荷。


在永磁电机转子中无感应电流励班,电机的功率因数高,提高了电网的品质因数,使电网中不再需安装补偿器。


同时,因永磁电机的高效率,也节约了电能。



推荐阅读:

串口单片机:关于波特率选择

单片机:特殊功能寄存器PCON

单片机:串行口的控制与状态寄存器

串行口是单片机与外界进行信息交换的工具

以太网供电技术三种PoE供电技术标准对比

220x90
相关资讯
晶振启动时间影响因素解析与优化方向

​晶振的启动时间,通常是指其通电后进入稳定振荡状态所需的时间。若启动时间过长,可从以下五个常见的影响因素方面进行优化。

解析RTC实时时钟芯片的工作原理

RTC(Real-Time Clock,实时时钟)芯片作为一种独立的专用计时器件,其核心功能包括提供稳定的日历时钟、在主电源断电后持续运行、支持定时中断以及输出高精度时间戳,为各类嵌入式系统提供可靠的时间基准。

无源晶振与有源晶振在MCU应用中的关联逻辑与选型指南

时钟系统是保障微控制器(MCU)稳定运行的核心,而晶振作为关键时钟源,主要分为无源晶振与有源晶振两种类型。下面将围绕工作原理、硬件接口、电气特性及其在MCU中的适配场景等维度,系统解析这两类晶振与MCU之间的关联逻辑。

VC-OCXO压控恒温晶振管脚功能定义解析

恒温晶振(Oven Controlled Crystal Oscillator,简称OCXO)是高精度频率源的核心组件,选用切型更优(如SC切、AT切高精度型)、封装应力极小的高Q值晶片,通过恒温槽的超精密控温,让晶振始终工作在零温度系数点,几乎消除温度引发的频率漂移。

晶振倍频干扰解决方案:从PCB布局优化到源头抑制与电路整改

晶振倍频干扰(即高次谐波辐射)是电磁兼容(EMC)设计中非常棘手的问题,通常表现为基频25MHz的5次、7次谐波(如125MHz、175MHz等)处辐射超标。该问题源于晶振输出方波信号包含丰富的高次谐波成分,若PCB布局不当,晶振及其走线极易构成高效辐射天线,导致电磁干扰增强。