发布时间：2022-01-25 阅读量：1481 来源: 我爱方案网 作者: 我爱方案网整理
是否可以在数字隔离器上连接两个单向信道，以实现I2C通信的双向信道？
不可以，连接两个相反方向的单向信道不会产生双向信道。如果用数字隔离器替换隔离I2C器件，数字隔离器将闩锁到单一状态并变得无响应。使用数字隔离器实现隔离I2C总线需要外部组件。有关如何使用标准数字隔离器实现隔离I2C的更多信息，请参阅模拟设计期刊文章“使用数字隔离器设计增强型隔离I2C总线接口。”此外，E2E社区隔离论坛主题中更详细地说明了为什么数字隔离器在双向I2C应用中无外部组件的情况下将闩锁到单一状态。
ISO1540和ISO1541隔离I2C器件的电流消耗是多少？
ISO154x数据手册中的表6.10列出了不带任何上拉电阻的ISO1540和ISO1541的电流消耗。添加上拉电阻时，电阻会消耗额外的电流。例如，在SDA2/SCL2处向器件添加1kΩ的上拉电阻，在SDA1/SCL1处添加10kΩ的上拉电阻，VCC1 = VCC2 = 5 V时，上拉电阻消耗的额外电流将对于SDA1/SCL1为约为5mA，对于SDA2/SCL2约为0.5 mA。
对于需要更低功耗的隔离I2C应用，超低功耗ISO7041可以替代ISO7731器件，如模拟设计期刊文章中第2个问题所述。ISO70xx的功耗将比ISO77xx器件提升一个数量级。
建议什么逻辑高低输入电压电平应用于ISO1540和ISO1541隔离I2C器件？
列出了ISO1540 and ISO1541器件1侧和2侧输入的推荐逻辑输入电压电平。
Side1 Side2 VIL1 0.7*VCC1 VIH2 > 0.7*VCC2
ISO154x输入电压电平
这些输入电压电平适用于I2C数据和时钟信号。
为什么ISO1540和ISO1541双向I2C隔离器的1侧上的逻辑低电平输出电压VOL1高达0.8 V？
为了实现隔离I2C器件的双向功能，器件需要设计有两个背靠背连接的单向信道，以实现单个双向信道。直接连接两个单向信道会导致锁定情况，两个信道都是低电平。为避免这种情况，1侧输出端的二极管使1侧输出信道的低电平输出看起来像1侧输入信道的高电平。图1显示了二极管的位置。
ISO154x简化原理图
由于该二极管，VOL1的电压最高可达0.8 V.当2侧检测到2侧为低电平时，1侧将打开场效应晶体管，使二极管导通，产生非零正向电压。ISO154x器件中的阈值经过精心设计，可确保双向信道平稳运行 - 只要VOL和VIL规范符合ISO154x数据表中表6.9.所示的ISO154x器件阈值即可。这种方法已成为业界用于实现双向I2C功能的常见做法。低逻辑电平的非零电压仍将与I2C规范兼容。 请注意，这仅适用于VOL1。由于器件的2侧不需要二极管，因此VOL2最大值为0.4 V，这在大多数数字隔离器中很常见。
如何为I2C隔离器构造隔离型电源？
为I2C隔离器构造隔离型电源有几种可选的方法；最佳解决方案须视具体的应用需要而定。
一个选择是使用 SN6501这样的变压器驱动器，此种驱动器可用于具有次级侧变压器和可选整流低压差稳压器的推挽式配置。SN6501的功率高达1.5 W，可作为隔离型电源。此设备具有高度灵活性，几乎可用在所有应用中。这是因为变压器和匝数比能为电源提供必要的隔离等级和输出电压。如果您需要为其他设备提供隔离电源，则可使用SN6505而不是SN6501，获得高达5 W的输出功率。SN6505具有额外的保护特性，例如过载和短路、热关断、软启动和压摆率控制等，方便设计人员构筑稳健的解决方案。
采用ISO1541的信号和电源隔离I2C解决方案
另一个针对空间受限应用的可选方法是ISOW78xx系列器件，该系列可在小外形集成电路16引脚封装中提供信号和电源隔离特性。ISOW7842还可以与外部组件结合使用。图中提供了具有双向数据和单向时钟的系统解决方案示例，当使用一些额外组件进行修改时，可以支持双向数据和时钟信号。
采用ISOW7842的信号和电源隔离I2C解决方案
推荐阅读：
晶振的启动时间，通常是指其通电后进入稳定振荡状态所需的时间。若启动时间过长，可从以下五个常见的影响因素方面进行优化。
RTC（Real-Time Clock，实时时钟）芯片作为一种独立的专用计时器件，其核心功能包括提供稳定的日历时钟、在主电源断电后持续运行、支持定时中断以及输出高精度时间戳，为各类嵌入式系统提供可靠的时间基准。
时钟系统是保障微控制器（MCU）稳定运行的核心，而晶振作为关键时钟源，主要分为无源晶振与有源晶振两种类型。下面将围绕工作原理、硬件接口、电气特性及其在MCU中的适配场景等维度，系统解析这两类晶振与MCU之间的关联逻辑。
恒温晶振（Oven Controlled Crystal Oscillator，简称OCXO）是高精度频率源的核心组件，选用切型更优（如SC切、AT切高精度型）、封装应力极小的高Q值晶片，通过恒温槽的超精密控温，让晶振始终工作在零温度系数点，几乎消除温度引发的频率漂移。
晶振倍频干扰（即高次谐波辐射）是电磁兼容（EMC）设计中非常棘手的问题，通常表现为基频25MHz的5次、7次谐波（如125MHz、175MHz等）处辐射超标。该问题源于晶振输出方波信号包含丰富的高次谐波成分，若PCB布局不当，晶振及其走线极易构成高效辐射天线，导致电磁干扰增强。
