利用集成收发器,让单一紧凑型无线电设计适合所有频段和功率变化

发布时间:2022-03-18 阅读量:1191 来源: 我爱方案网整理 发布人: Aurora

基站接收器设计是一项艰巨的任务。典型接收器组件包括混频器、低噪声放大器 (LNA) 和模数转换器 (ADC) 等,这些器件随着时间推移而不断改善。但是,架构的改变却不大。


架构选择的局限性阻碍了基站设计人员向市场推出差异化产品的努力。最近的产品开发,特别是集成收发器,显著降低了最具挑战性的基站接收器设计的一些限制。此类收发器提供的新基站架构使得基站设计人员能够有更多选择和方法来实现产品差异化。


本文讨论的集成收发器系列是业界率先支持所有现行蜂窝标准(2G至5G)并覆盖全部6 GHz以下调谐范围的产品。利用这些收发器,基站设计人员可以让单一紧凑型无线电设计适合所有频段和功率变化。


首先来看一些基站类别。众所周知的标准组织3GPP定义了若干基站类别。这些基站类别有不同名称。宽泛地说,最大的基站或广域基站 (WA-BS) 提供最大的地理覆盖范围和用户数量。其输出功率也最高,必须提供最佳的接收器灵敏度。随着基站逐渐变小,所需的输出功率也减小,接收器灵敏度同时降低。


表1. 各种基站尺寸


各种基站尺寸


此外,3GPP还定义了不同的调制方案。宽泛地说,对调制方案的实用细分是划分为非GSM调制(包括LTE和CDMA类型的调制)和基于GSM的调制—特别是多载波 GSM (MC-GSM)。在这两大类方案中,GSM在射频和模拟性能方面要求最高。此外,随着更高吞吐速率的无线电变得越来越普遍,MC-GSM已取代单载波 GSM成为标准。


历史上,基站由分立器件组成。我们相信今天的集成收发器可以取代很多分立器件,同时提供系统优势。但首先,我们需要讨论基站接收器设计的挑战。


广域或宏基站在历史上一直是无线通信网络的主力,其接收器设计传统上是最具挑战性且最昂贵的。它为何如此困难?一句话,灵敏度。

基站接收器在特定条件下必须达到所需的灵敏度。灵敏度是衡量基站接收器解调手机发出的弱信号的能力高低的品质因数。通过灵敏度可确定基站能够收到手机信号同时保持连接的最远距离。灵敏度可以按两种方式分类:没有任何外部干扰的静态灵敏度;有干扰的动态灵敏度。


静态灵敏度


在工程术语中,灵敏度由系统噪声系数 (NF) 决定。噪声系数越低,意味着灵敏度越高。通过提高增益以实现所需的系统噪声系数,可实现所需的灵敏度,而增益是由一种称为低噪声放大器 (LNA) 的昂贵器件产生。增益越大,LNA的成本和功耗越高。


动态灵敏度


遗憾的是,动态灵敏度需要权衡。动态灵敏度意味着静态灵敏度受到干扰会变差。干扰是指接收器上出现的任何不需要的信号,包括来自外界的信号或接收器无意产生的信号,如互调产物。在此背景下,线性度描述系统处理干扰的能力。


在有干扰的情况下,我们费力实现的系统灵敏度会有损失。这种权衡会随着增益提高而变得更糟,因为高增益通常伴随着线性度降低。换句话说,过大的增益会降低线性度性能,导致强干扰下的灵敏度降低。


设计无线通信网络时,网络性能的负担是放在基站端,而不是放在手机端。WA-BS设计旨在覆盖较大区域并实现出色的灵敏度性能。WA-BS必须有最佳静态灵敏度以支持小区边缘的手机,这里的手机信号非常弱。另一方面,在有干扰或阻塞的情况下, WA-BS接收器的动态灵敏度仍须很好。

 

以下信号链是简化的基于分立器件的典型系统接收器。LNA、混频器和可变增益放大器 (VGA) 称为RF前端。RF前端设计的噪声系数为1.8 dB,而ADC的噪声系数为29 dB;在图1的分析中,RF前端增益在x轴上扫描以显示系统灵敏度。


典型分立接收器信号链示意图


图1. 典型分立接收器信号链示意图

现在我们来比较一个简化的收发器接收信号链。可以看到,收发器接收信号链的物料清单少于类似的分立器件信号链。此外,收发器片内含有两个发射器和两个接收器。看似简单的集成隐藏了接收器设计的精致,后者通常可实现 12 dB 的噪声系数。图 2 所示的以下分析说明了系统如何实现高灵敏度。


典型收发器/接收器信号链示意图


图2. 典型收发器/接收器信号链示意图

图 3 显示了上述两种实现方案的RF前端增益与静态灵敏度的关系。WA-BS工作在灵敏度几乎要满足最严格要求的区域中。相比之下,小型蜂窝工作在灵敏度曲线斜率最陡的区域,同时仍满足标准并有较小裕量。对于WA-BS和小型蜂窝,收发器均以小得多的 RF 前端增益实现所需的灵敏度。


 分立接收器与收发器/接收器的灵敏度对比


图3. 分立接收器与收发器/接收器的灵敏度对比

动态灵敏度如何呢?在射频前端增益区域,我们会使用收发器设计广域基站,动态灵敏度也比分立解决方案好得多。这是因为较低增益的RF前端在给定功耗下通常具有较高的线性度。在通常使用高增益的分立解决方案中,线性度常常由RF前端决定。在收发器设计中,与分立解决方案相比,干扰导致的灵敏度降幅显著降低。


值得一提的是,在有过多干扰的情况下,系统会将增益降低到可以容忍干扰的程度,并在干扰降低时增加增益。这就是自动增益控制(AGC)。增益减小也会降低灵敏度。如果系统能够容忍干扰信号,通常最好保持尽可能高的增益,以使灵敏度最大。AGC是未来讨论的主题。

总之,此类收发器有两个突出特性:出色的噪声系数和更高的抗干扰性。

 

如今,市场上有可配置的收发器产品,其既适合广域基站设计,也适合小型蜂窝基站设计。ADI公司在发展这种新方法方面发挥着领导作用,ADRV9009和ADRV9008产品非常适合广域基站和 MC-GSM性能水平。此外,AD9371系列提供非GSM(CDMA、LTE) 性能和带宽选项,但更侧重于功耗优化。


ADRV9009



 


220x90
相关资讯
晶振启动时间影响因素解析与优化方向

​晶振的启动时间,通常是指其通电后进入稳定振荡状态所需的时间。若启动时间过长,可从以下五个常见的影响因素方面进行优化。

解析RTC实时时钟芯片的工作原理

RTC(Real-Time Clock,实时时钟)芯片作为一种独立的专用计时器件,其核心功能包括提供稳定的日历时钟、在主电源断电后持续运行、支持定时中断以及输出高精度时间戳,为各类嵌入式系统提供可靠的时间基准。

无源晶振与有源晶振在MCU应用中的关联逻辑与选型指南

时钟系统是保障微控制器(MCU)稳定运行的核心,而晶振作为关键时钟源,主要分为无源晶振与有源晶振两种类型。下面将围绕工作原理、硬件接口、电气特性及其在MCU中的适配场景等维度,系统解析这两类晶振与MCU之间的关联逻辑。

VC-OCXO压控恒温晶振管脚功能定义解析

恒温晶振(Oven Controlled Crystal Oscillator,简称OCXO)是高精度频率源的核心组件,选用切型更优(如SC切、AT切高精度型)、封装应力极小的高Q值晶片,通过恒温槽的超精密控温,让晶振始终工作在零温度系数点,几乎消除温度引发的频率漂移。

晶振倍频干扰解决方案:从PCB布局优化到源头抑制与电路整改

晶振倍频干扰(即高次谐波辐射)是电磁兼容(EMC)设计中非常棘手的问题,通常表现为基频25MHz的5次、7次谐波(如125MHz、175MHz等)处辐射超标。该问题源于晶振输出方波信号包含丰富的高次谐波成分,若PCB布局不当,晶振及其走线极易构成高效辐射天线,导致电磁干扰增强。