[ADI] 5G为微波行业带来的挑战

发布时间:2022-03-28 阅读量:1276 来源: 我爱方案网整理 发布人: Aurora

随着5G技术的出现,现在成为一名RF工程师是一件令人激动的事情。在我们通往5G——下一代无线通信系统——的道路上,工程设计社区有着数不清的挑战和机遇。5G代表着移动技术的演进和革命,已达到无线生态系统各个成员迄今发布的多项高级别目标。


普遍认为5G是一代能让蜂窝网络扩展至全新使用案例和垂直市场的无线技术。虽然5G一般用来提供超宽带服务——包括高清和超高清视频流——5G技术将还可以让蜂窝网络进入机器世界。


通往5G的革命性道路包括逐步增强传统蜂窝频段中的4G,并在频率上扩展到3 GHz至6 GHz范围的新兴频段。大规模MIMO具有迅猛的行业发展势头,并将从基于LTE的首款系统,演进至采用针对改善吞吐速率、延迟和蜂窝效率而设计的全新波形。


蜂窝行业将频谱视为一切的根本,但传统蜂窝频段(sub-6 GHz)的频谱无法满足未来几年内指数级增长的需要。因此,目前正在研究超过6 GHz的频段,以便测试在6 GHz以上频率分配部署无线接入的可行性。


因此,某个5G频段的工作频率也许要高很多(可能高达毫米波),并有可能采用无法向后兼容LTE的最新空中接口技术。主要的行业参与者探讨的频段包含较高的频段。然而,这些频段目前尚处于提议阶段,在进入无线系统定义和标准审议阶段之前,通道建模还有很多工作需要完成。


考虑到5G尚处于起步阶段,在部署第一个商用系统之前还需完成通道建模、无线架构定义,以及最终的芯片组开发。但是,目前已经就某些趋势和要求达成了一致,待一些问题解决后终将催生出5G系统。
让我们看一下微波和毫米波频段的5G接入系统。在微波频率下实施无线接入的最大障碍之一是克服不理想的传播特性。这些频段下的无线传播在很大程度上受到大气衰减、下雨、障碍物(建筑、人群、植物)以及反射的影响。

 

最初,人们认识到,若要克服接入系统的传播难题,就需要采用自适应波束成形。与点对点系统不同,波束成形需适应用户和环境,以便向用户提供有效负载。

混合波束成形发射器功能框图


图1. 混合波束成形发射器功能框图


图1显示了混合波束成形发射器的高级功能框图。该图反过来看便是接收器功能框图。MIMO编码在数字部分执行,此外还进行典型数字无线电处理。


虽然功能框图很简单,但系统挑战和权衡取舍却很复杂。在这篇篇幅较短的文章中,我们仅讨论了部分问题,主要关注架构和无线方面的挑战。


虽然目前这类无线电可以、并且正在使用ADI及其同行公司的分立式(主要是GaAs)器件针对原型5G系统进行搭建,我们尚需像部署蜂窝无线电那样在微波领域实现同样的高集成度。高集成度和高性能是行业需要解决的难题。


但仅靠集成度无法解决业界所面临的问题。我们需要智能集成。说到集成度,为了利用集成优势,我们需要首先考虑架构和分割。


首先,需要定义有利于集成的架构。对于蜂窝基站的高度集成式收发器IC而言,很多人采用零中频(ZIF)架构以消除或最大程度减少信号路径上的滤波器。尤其在微波频率,必须最大程度减少RF滤波器损耗,因为产生RF功率的成本十分高昂。


接下来讨论半导体技术要求。正如前文所述,一流的微波系统通常采用GaAs元件实现。GaAs多年来一直是微波行业的主流技术,但SiGe工艺正在克服高频工作障碍,以便在多项信号路径功能上与GaAs一较高下。


取决于每个天线所需的输出功率,可能需要采用GaAs PA。然而,在微波频率下甚至GaAs PA都效率较低,因为它们在线性区域内通常会发生偏移。

 

那么CMOS又如何呢? 能否占有一席之地? 各种文档都已明确指出,CMOS适合大规模调整,这点在60 GHz的WiGig系统中已经得到了验证。考虑到目前尚处于开发的早期阶段,且使用案例也不甚明确,因而很难说CMOS是否、或者何时会用作5G无线电的技术选择。首先必须完成很多通道建模和使用案例方面的工作,以便总结无线电规格以及未来使用微波CMOS的可行性。


5G系统的最后一个考虑因素是机械设计和RF IC分割的相互依赖性。由于最小化损耗方面的难题,IC需要采用天线和基板设计,并考虑分割优化。在50 GHz以内,天线将是基板的一部分,并且预期路由和部分无源结构可能内嵌到基板上。

 

超过50 GHz时,天线元素和间距就会变得足够小,可将天线结构封装在内,或集成到封装上。同样,这是目前正在研究的方向,它可能推动5G系统的发展。


无论如何,RF IC和机械结构都必须一并设计,确保路由的对称性,并最大程度减少损耗。如果没有强大的3D建模工具来进行这些设计所需的大量仿真,那么这些工作一项都不可能完成。


虽然本文择要介绍了5G为微波行业带来的挑战,但在未来数年内,仍有数不清的机遇推动RF创新。正如前文所述,严格的系统工程通过在整个信号链中采用最好的技术实现最佳的解决方案。从整个行业来看,从工艺和材料开发到设计技巧和建模,再到高频测试和制造,仍有很多工作需要完成。在实现5G目标的道路上,所有学科都将参与其中。


ADI丰富的技术产品组合以及不断进步的RF技术与无线电系统工程的深厚历史相结合,使我们处于领先地位,带领我们的客户为新兴的5G系统开拓新的微波和毫米波频率解决方案。


正如本文开头所述,现在成为一名无线领域的RF工程师是一件令人激动的事情。5G才刚刚起步,我们还需要完成大量工作才能在2020年以前实现商用5G无线电网络。

 


220x90
相关资讯
晶振启动时间影响因素解析与优化方向

​晶振的启动时间,通常是指其通电后进入稳定振荡状态所需的时间。若启动时间过长,可从以下五个常见的影响因素方面进行优化。

解析RTC实时时钟芯片的工作原理

RTC(Real-Time Clock,实时时钟)芯片作为一种独立的专用计时器件,其核心功能包括提供稳定的日历时钟、在主电源断电后持续运行、支持定时中断以及输出高精度时间戳,为各类嵌入式系统提供可靠的时间基准。

无源晶振与有源晶振在MCU应用中的关联逻辑与选型指南

时钟系统是保障微控制器(MCU)稳定运行的核心,而晶振作为关键时钟源,主要分为无源晶振与有源晶振两种类型。下面将围绕工作原理、硬件接口、电气特性及其在MCU中的适配场景等维度,系统解析这两类晶振与MCU之间的关联逻辑。

VC-OCXO压控恒温晶振管脚功能定义解析

恒温晶振(Oven Controlled Crystal Oscillator,简称OCXO)是高精度频率源的核心组件,选用切型更优(如SC切、AT切高精度型)、封装应力极小的高Q值晶片,通过恒温槽的超精密控温,让晶振始终工作在零温度系数点,几乎消除温度引发的频率漂移。

晶振倍频干扰解决方案:从PCB布局优化到源头抑制与电路整改

晶振倍频干扰(即高次谐波辐射)是电磁兼容(EMC)设计中非常棘手的问题,通常表现为基频25MHz的5次、7次谐波(如125MHz、175MHz等)处辐射超标。该问题源于晶振输出方波信号包含丰富的高次谐波成分,若PCB布局不当,晶振及其走线极易构成高效辐射天线,导致电磁干扰增强。