发布时间:2022-03-31 阅读量:1097 来源: 我爱方案网整理 发布人: Aurora
鉴于反馈通路中相移(或者称作延迟)引起的诸多问题,我们一直在追求运算放大器的稳定性。通过上周的讨论我们知道,电容性负载稳定性是一个棘手的问题。如果您才刚刚接触我们的讨论,那么您应该首先阅读前两篇博客文章《振荡原因》和《“驯服”振荡》。
“麻烦制造者”运算放大器开环输出电阻 (Ro),实际并非运算放大器内部的一个电阻器。它是一个依赖于运算放大器内部电路的等效电阻。如果不改变运算放大器,也就不可能改变这种电阻。CL 为负载电容。如果您想驱动某个 CL,您就会受困于 Ro和 CL 形成的极点频率。G=1 时 20MHz 运算放大器的反馈环路内部 1.8MHz 极点频率便会带来问题。请查看图 1。

对于这个问题,有一种常见解决方案—调慢放大器响应速度。想想看,环路具有固定的延迟,其来自 Ro 和 CL。为了适应这种延迟,放大器必须更慢地响应,这样它才不至于超过去,错过希望获得的终值。
减速的一种好办法是,将运算放大器放置在更高的增益中。高增益降低了闭环放大器的带宽。图 2 显示了驱动相同 1nF 负载但增益为 10 的 OPA320,其小步进值的响应性能得到极大提高,但仍然很小。将增益增加到 25 甚至更大,似乎相当好。

但是另一个问题出现了。图 3 增益仍为 10,但增加了 Cc,其将速度又降低了 1位。Cc 过小时,响应看起来更像图 2。Cc 过大时,可能出现问题,其看起来更像图 1。

恰到好处地补偿,可解决“靠近速率”问题——波特图分析。这已经超出一篇博客文章所能讨论的范围了,因此我只能试着给您一些建议。在解决这些问题时,可以借助于您的直觉,但是如果您提高补偿操作的能力水平,那么就需要向波特先生(波特图)请教了。
晶振的启动时间,通常是指其通电后进入稳定振荡状态所需的时间。若启动时间过长,可从以下五个常见的影响因素方面进行优化。
RTC(Real-Time Clock,实时时钟)芯片作为一种独立的专用计时器件,其核心功能包括提供稳定的日历时钟、在主电源断电后持续运行、支持定时中断以及输出高精度时间戳,为各类嵌入式系统提供可靠的时间基准。
时钟系统是保障微控制器(MCU)稳定运行的核心,而晶振作为关键时钟源,主要分为无源晶振与有源晶振两种类型。下面将围绕工作原理、硬件接口、电气特性及其在MCU中的适配场景等维度,系统解析这两类晶振与MCU之间的关联逻辑。
恒温晶振(Oven Controlled Crystal Oscillator,简称OCXO)是高精度频率源的核心组件,选用切型更优(如SC切、AT切高精度型)、封装应力极小的高Q值晶片,通过恒温槽的超精密控温,让晶振始终工作在零温度系数点,几乎消除温度引发的频率漂移。
晶振倍频干扰(即高次谐波辐射)是电磁兼容(EMC)设计中非常棘手的问题,通常表现为基频25MHz的5次、7次谐波(如125MHz、175MHz等)处辐射超标。该问题源于晶振输出方波信号包含丰富的高次谐波成分,若PCB布局不当,晶振及其走线极易构成高效辐射天线,导致电磁干扰增强。