变压器涌流电阻值计算及并行运行的基本准则

发布时间:2022-04-14 阅读量:1599 来源: 我爱方案网整理 发布人: Aurora

推挽变压器的有源钳位。主电路功率元件是开关管Q1,Q2和变压器T1。 Q1,Q2的漏极引脚到TI初级两边走线存在分布电感,T1初级存在漏感,当然T1存在漏感是主要的。考虑到漏感这个因素我们画出推挽电路主电路等效的原理图。从图中可以看出L1,L2就等效于变压器初级两边的漏感。

 

变压器


我们来分析一下Q1导通时的情形:当Q1的栅极加上足够的驱动电压后饱和导通,电池电压加到漏感L1和变压器T1初级上半部分,当然绝大部分是加到T1初级上半部分,因为L1比T1初级上半部分电感小得多。此时Q2是截止的,主电路电流方向为从电池正极到T1初级上半部分到L1到Q1的DS再回到电池的负极;L1上电压的极性为左负右正,T1初级上半部分电压的极性为上负下正。

 

当Q1栅极信号由高电平变为低电平时,此时Q2也还截止,即死区处Q1,Q2都不导通,T1初级上半部分由于和次级耦合的原因,能量仅在Q1导通时向次级传递能量,到Q1截止时T1初级上半部分上端的电位已恢复到电池电压,而L1可以看做是是一个独立的电感,它储存的能量耦合不到变压器T1的次级。但是,随着Q1由导通转向截止,L1上的电流迅速减小,大家知道电感两端的电流是不能突变的,根据自感的原理L1必然要产生很高的反向感生电动势来阻碍它电流的减小,所以此时电感电压的极性和图5相反,T1初级上半部分的电压为0,两端点的电压都等于电池电压,此时Q1漏极的电压就等于L1两端的电压和电池电压之和,这就是Q1,Q2两管漏极产生尖峰的原因。

 

变压器涌流电阻值计算。变压器合闸瞬间,因反电势还没有建立,所以,瞬时电压几乎是加在一些铜导线绕组上,很小的导线电阻会导致非常大的涌流。这个涌流一般可能达到变压器额定电流的6到8倍甚至更高,当然,有些情况下,可以用串联合闸电阻来限制这个合闸涌流。合闸完成后,再将电阻短接,使变压器投入正常运行。 串入的电阻,可以从保证变压器接入时,不超过额定电流的角度考虑。比如,接入电压是Un,变压器额定电流是In,则可以选择的电阻值就是R=Un/(√3*In)。 因为串联电阻是短时运行的,所以,电阻的功率可以按照下式选择:Pr=Un*Un/R/100。

 

变压器并行运行的基本准则。两台或两台以上的电力变压器,其一、二次出线分别接同一高、低压母线上,称为并列运行。运行的基本条件是联结组标号相同;电压比相等,差值不得超过±0.5%;短路阻抗相等,偏差小于10%。电压比不等或短路阻抗不等的变压器,在任何一台都满足变压器环流不超过制造厂规定的条件下,也可以并列运行。短路阻抗不同的变压器,可适当提高短路阻抗高的变压器的二次电压,使并列运行变压器的容量均能充分利用。

 

变压器

 

为了防止由于变压器一、二次引线相位弄错等原因造成错相并列短路事故,新装或变动过内外连接线的变压器,并列运行前必须核定相位。核定相位时只需将需要并列运行的两台变压器的电源侧断路器合上,使变压器处于空符合投运状态,变压器的负荷侧开路。然后用核相用高阻杆核对两台变压器二次侧的相位和电压是否对应相等。最简便的办法是测定变压器二次解列点断路器或隔离开关断口两侧同名相的电压差。如果没有电压差,说明相位相同,电压相等,可以并列运行。


220x90
相关资讯
晶振启动时间影响因素解析与优化方向

​晶振的启动时间,通常是指其通电后进入稳定振荡状态所需的时间。若启动时间过长,可从以下五个常见的影响因素方面进行优化。

解析RTC实时时钟芯片的工作原理

RTC(Real-Time Clock,实时时钟)芯片作为一种独立的专用计时器件,其核心功能包括提供稳定的日历时钟、在主电源断电后持续运行、支持定时中断以及输出高精度时间戳,为各类嵌入式系统提供可靠的时间基准。

无源晶振与有源晶振在MCU应用中的关联逻辑与选型指南

时钟系统是保障微控制器(MCU)稳定运行的核心,而晶振作为关键时钟源,主要分为无源晶振与有源晶振两种类型。下面将围绕工作原理、硬件接口、电气特性及其在MCU中的适配场景等维度,系统解析这两类晶振与MCU之间的关联逻辑。

VC-OCXO压控恒温晶振管脚功能定义解析

恒温晶振(Oven Controlled Crystal Oscillator,简称OCXO)是高精度频率源的核心组件,选用切型更优(如SC切、AT切高精度型)、封装应力极小的高Q值晶片,通过恒温槽的超精密控温,让晶振始终工作在零温度系数点,几乎消除温度引发的频率漂移。

晶振倍频干扰解决方案:从PCB布局优化到源头抑制与电路整改

晶振倍频干扰(即高次谐波辐射)是电磁兼容(EMC)设计中非常棘手的问题,通常表现为基频25MHz的5次、7次谐波(如125MHz、175MHz等)处辐射超标。该问题源于晶振输出方波信号包含丰富的高次谐波成分,若PCB布局不当,晶振及其走线极易构成高效辐射天线,导致电磁干扰增强。