主漏磁通有什么区别?输出功率如何计算?

发布时间:2022-04-18 阅读量:2661 来源: 我爱方案网整理 发布人: Aurora

主磁通通过气隙沿铁心闭合,与定、转子绕组同时交链,它是实现能量转换的媒介,它占总磁通的绝大部分。主磁通可以由定子电流单独产生。也可以由定、转子电流共同产生。主磁通路径的磁导率随饱和程度而变化,与之对应的励磁电抗不是常数。

 

主漏磁通

 

除主磁通以外的磁通统称为漏磁通,它包括槽漏磁通。端部漏磁通和谐波漏磁通。仅与定子交链的称为定子漏磁通,仅与转子交链的称为转子漏磁通。漏磁通在数量上只占总磁通的很小的一部分,没有传递能量作用。漏磁通路径的磁导率为常数,与之对应的定子漏电抗、转子漏电抗是常数。主磁通和漏磁通的性质区别:主磁通在铁心中穿过的磁通,漏磁通穿出铁心外的磁通。

 

主磁通和漏磁通的作用区别:主磁通产生励磁,漏磁通产生杂散损耗。主磁通同时与一次侧绕组、二次侧绕组相交链,起能量传递媒介的作用;漏磁通Φ1σ仅与一次侧绕组相交链,不能传递能量,仅起电压降的作用。在等效电路中主磁通等效为励磁电流和励磁阻抗、漏磁通等效为一次、二次侧阻抗和电流。主磁通Φ,是磁力线沿铁心闭合,同时与一次侧绕组、二次侧绕组相交链的磁通。漏磁通Φ1σ,是磁力线主要沿非铁磁材料(油、空气)闭合,仅为一次侧绕组相交链的磁通。

 

变压器小型和大型的计算不一样,硅钢片质量好坏也不一样,好的磁通密度B在10000高斯以上,差的硅钢片B只有6000高斯。根据硅钢片型号不一样,每伏匝数也就不一样。变压器功率是50W小型变压器,次级电流为功率除电压=2.94 可以算为3A。功率是按截面积计算的。第一步:变压器的功率 = 输出电压* 输出电流 (如果有多组就每组功率相加)。得到的结果要除以变压器的效率,否则输出功率不足。100W以下除0.75,100W-300W除0.9,300W以上除0.95.事实上变压器的骨架不一定很合适计算结果,所以这只是要设计变压器的功率,比如一个变压器它的输入220V,输出是12V 8A,那么它需要的功率是12*8/0.75=128W。

 

第二步:决定需要的铁芯面积;需要的铁芯面积=1.25变压器的功率。单位为平方厘米。上例的铁芯面积是1.25*128=14.142=14.2平方厘米。第三步:选择骨架,铁芯面积就是铁芯的长除以3(得到的数就是舌宽,就是中间那片的宽度),再乘以铁芯要叠的厚度,如上例它应该选择86*50或86*53的骨架,从成本考虑选86*50,它的面积是8.6/3*5=14.333,由于五金件的误差,真实的面积大约是14.0。这个才是真实的铁芯面积。

 

第四步:计算每V电压需要的匝数,公式100000000÷4.44*电源频率*铁芯面积*铁芯最大磁感应强度。当电源电压为50Hz时,代入以上公式,得到以下公式;450000÷铁芯面积*铁芯最大磁感应强度。铁芯最大磁感应强度一般取10000—14000(高斯)之间,质量好的取14000-12000,一般的取10000-12000,个人一般取中间12000,这个取值直接影响到匝数,取值大了变压器损耗也大,小了线又要多,就要在成本和损耗中折中选择。


主漏磁通

 

第五步;选择线径,很多电工资料注明是4.5A或2.5A的电流密度时电线可以通过的电流,一般生产时绕线机可能不是绕得很理想,所以如果选择2.5A的电流密度,大部分绕不下所有的线,所以如果是生产就要在2.5—4.5A的电流密度范围内选择,通常要试制样品才能选择最合适的,在成本上考虑就用小些的,效果上考虑就用粗些的。计算线径是需要铜线的横截面积即:3.14*半径的平方,然后用横截面积乘上电流密度就是能流过的电流。


220x90
相关资讯
晶振启动时间影响因素解析与优化方向

​晶振的启动时间,通常是指其通电后进入稳定振荡状态所需的时间。若启动时间过长,可从以下五个常见的影响因素方面进行优化。

解析RTC实时时钟芯片的工作原理

RTC(Real-Time Clock,实时时钟)芯片作为一种独立的专用计时器件,其核心功能包括提供稳定的日历时钟、在主电源断电后持续运行、支持定时中断以及输出高精度时间戳,为各类嵌入式系统提供可靠的时间基准。

无源晶振与有源晶振在MCU应用中的关联逻辑与选型指南

时钟系统是保障微控制器(MCU)稳定运行的核心,而晶振作为关键时钟源,主要分为无源晶振与有源晶振两种类型。下面将围绕工作原理、硬件接口、电气特性及其在MCU中的适配场景等维度,系统解析这两类晶振与MCU之间的关联逻辑。

VC-OCXO压控恒温晶振管脚功能定义解析

恒温晶振(Oven Controlled Crystal Oscillator,简称OCXO)是高精度频率源的核心组件,选用切型更优(如SC切、AT切高精度型)、封装应力极小的高Q值晶片,通过恒温槽的超精密控温,让晶振始终工作在零温度系数点,几乎消除温度引发的频率漂移。

晶振倍频干扰解决方案:从PCB布局优化到源头抑制与电路整改

晶振倍频干扰(即高次谐波辐射)是电磁兼容(EMC)设计中非常棘手的问题,通常表现为基频25MHz的5次、7次谐波(如125MHz、175MHz等)处辐射超标。该问题源于晶振输出方波信号包含丰富的高次谐波成分,若PCB布局不当,晶振及其走线极易构成高效辐射天线,导致电磁干扰增强。