发布时间:2022-05-9 阅读量:1352 来源: 我爱方案网整理 发布人: Aurora
在应用三端稳压器时,一般都在其输入端和输出端各接一支0.1μF的小电容器,以保证其稳定工作。一个5V稳压电源,在组装电路时,恰遇库房0.1μF电容断货,于是用O.01μF电容代替,考虑到后续电路还并有多个旁路电容。以为并无大碍。在电路板上,C1、C2紧靠三端稳压器安装。电解电容C3距三端稳压器5cm,而旁路电容C4~C7则靠近各自的IC。

电路通电后,发现三端稳压器输出电压不稳定。最后确定是三端稳压器产生了振荡。内部高增益放大器为负反馈放大器,若输出侧的电容器容量不合适,就容易产生振荡。结果,将C2换成0.1μF,电路工作立刻正常了。由此得出一个教训,凡是电源用IC,其内部多含有运放。其工作状态与高增益的模拟放大器相同,一定要按手册指定的容量安装电容器,以免产生振荡。
晶振的负载电容,分别接在晶振的两个脚上和对地的电容,一般在几十皮发。它会影响到晶振的谐振频率和输出幅度,一般订购晶振时候供货方会问你负载电容是多少。晶振的负载电容=[(Cd*Cg)/(Cd+Cg)]+Cic+△C式中Cd,Cg为分别接在晶振的两个脚上和对地的电容,Cic(集成电路内部电容)+△C(PCB上电容)经验值为3至5pf。
各种逻辑芯片的晶振引脚可以等效为电容三点式振荡器。晶振引脚的内部通常是一个反相器, 或者是奇数个反相器串联。在晶振输出引脚 XO 和晶振输入引脚 XI 之间用一个电阻连接, 对于 CMOS 芯片通常是数 M 到数十M 欧之间. 很多芯片的引脚内部已经包含了这个电阻, 引脚外部就不用接了。这个电阻是为了使反相器在振荡初始时处与线性状态, 反相器就如同一个有很大增益的放大器, 以便于起振. 石英晶体也连接在晶振引脚的输入和输出之间, 等效为一个并联谐振回路, 振荡频率应该是石英晶体的并联谐振频率. 晶体旁边的两个电容接地, 实际上就是电容三点式电路的分压电容, 接地点就是分压点. 以接地点即分压点为参考点, 振荡引脚的输入和输出是反相的, 但从并联谐振回路即石英晶体两端来看, 形成一个正反馈以保证电路持续振荡。
在芯片设计时, 这两个电容就已经形成了, 一般是两个的容量相等, 容量大小依工艺和版图而不同, 但终归是比较小, 不一定适合很宽的频率范围. 外接时大约是数 PF 到数十 PF, 依频率和石英晶体的特性而定. 需要注意的是: 这两个电容串联的值是并联在谐振回路上的, 会影响振荡频率. 当两个电容量相等时, 反馈系数是 0.5, 一般是可以满足振荡条件的, 但如果不易起振或振荡不稳定可以减小输入端对地电容量, 而增加输出端的值以提高反馈量。

一些耐压较低的电解电容器,如果正、负引线标志不清时,可根据它的正接时漏电电流小(电阻值大),反接时漏电电流大的特性来判断。具体方法是:用红、黑表笔接触电容器的两引线,记住漏电电流(电阻值)的大小 (指针回摆并停下时所指示的阻值),然后把此电容器的正、负引线短接一下,将红、黑表笔对调后再测漏电电流。以漏电流小的示值为标准进行判断,与黑表笔接触的那根引线是电解电容器的正端。这种方法对本身漏电流小的电解电容器,则比较难于区别其的极性。
晶振的启动时间,通常是指其通电后进入稳定振荡状态所需的时间。若启动时间过长,可从以下五个常见的影响因素方面进行优化。
RTC(Real-Time Clock,实时时钟)芯片作为一种独立的专用计时器件,其核心功能包括提供稳定的日历时钟、在主电源断电后持续运行、支持定时中断以及输出高精度时间戳,为各类嵌入式系统提供可靠的时间基准。
时钟系统是保障微控制器(MCU)稳定运行的核心,而晶振作为关键时钟源,主要分为无源晶振与有源晶振两种类型。下面将围绕工作原理、硬件接口、电气特性及其在MCU中的适配场景等维度,系统解析这两类晶振与MCU之间的关联逻辑。
恒温晶振(Oven Controlled Crystal Oscillator,简称OCXO)是高精度频率源的核心组件,选用切型更优(如SC切、AT切高精度型)、封装应力极小的高Q值晶片,通过恒温槽的超精密控温,让晶振始终工作在零温度系数点,几乎消除温度引发的频率漂移。
晶振倍频干扰(即高次谐波辐射)是电磁兼容(EMC)设计中非常棘手的问题,通常表现为基频25MHz的5次、7次谐波(如125MHz、175MHz等)处辐射超标。该问题源于晶振输出方波信号包含丰富的高次谐波成分,若PCB布局不当,晶振及其走线极易构成高效辐射天线,导致电磁干扰增强。