联栅晶体管特点和衬底偏置

联栅晶体管是一种新型功率开关半导体器件，是介于双极型晶体管(BJT)和场效应晶体管(FET)之间的特种器件，兼有BJT和FET的双重优点，特别适合用作荧光灯电子镇流器中的功率开关。其主要特点为：

(1) 动态损耗小，开关速度快；

(2) 二次击穿耐压高，功率容量和安全工作区大；

(3) 具有负的温度系数，热稳定性好；

(4) 抗冲击能力和抗高频辐射能力强，保证电路工作频率的稳定。

联栅晶体管的特性比较接近双极性静电感应晶体管(BsIT)。使用这种器件时应注意以下几点：

(1) GAT属于电流驱动型，其激励电压幅度比一般BJT高，峰值驱动脉冲达3．5 V左右。因此，为选择最佳工作点，对脉冲变压器初、次级绕组匝数及基极限流电阻应调整到合适值，否则GAT将无法正常工作；

(2) GAT的输入阻抗略高于BJT，但低于FET，当其工作于高频状态下时，可在输入回路并一只容量合适的小电容；

(3) GAT开关速度非常快，使用中应注意设法避免或抑制寄生振荡。

单结晶体管的主要参数：基极间电阻Rbb 发射极开路时，基极b1、b2之间的电阻，一般为2--10千欧，其数值随温度上升而增大；分压比η 由管子内部结构决定的常数，一般为0.3--0.85；eb1间反向电压Vcb1 b2开路，在额定反向电压Vcb2下，基极b1与发射极e之间的反向耐压；反向电流Ieo b1开路，在额定反向电压Vcb2下，eb2间的反向电流；发射极饱和压降Veo 在最大发射极额定电流时，eb1间的压降；峰点电流Ip 单结晶体管刚开始导通时，发射极电压为峰点电压时的发射极电流。

晶体管的衬底偏置效应。在实际工作中，经常出现衬底和源极不相连的情况，此时，VBS不等于0。由基本的pn结理论可知，处于反偏的pn结的耗尽层将展宽。上图说明了NMOS管在VDS较小时的衬底耗尽层变化情况，图中的浅色边界是衬底偏置为0时的耗尽层边界。当衬底与源处于反偏时，衬底中的耗尽区变厚，使得耗尽层中的固定电荷数增加。由于栅电容两边电荷守衡，所以，在栅上电荷没有改变的情况下，耗尽层电荷的增加，必然导致沟道中可动电荷的减少，从而导致导电水平下降。若要维持原有的导电水平，必须增加栅压，即增加栅上的电荷数。对器件而言，衬底偏置电压的存在，将使MOS晶体管的阈值电压的数值提高。对NMOS，VTN更正，对PMOS，VTP更负，即阈值电压的绝对值提高了。

γ为衬底偏置效应系数，它随衬底掺杂浓度而变化，典型值：NMOS晶体管，γ=0.7～3.0。PMOS晶体管，γ=0.5~0.7对于PMOS晶体管，∆VT取负值，对NMOS晶体管，取正值。对处于动态工作的器件而言，当衬底接一固定电位时，衬偏电压将随着源节点电位的变化而变化，产生对器件沟道电流的调制，这称为背栅调制，用背栅跨导gmB来定义这种调制作用的大小：其中三个重要端口参数：gm、gds和gmb对应了MOS器件的三个信号端口G-S、D-S、B-S，它们反映了端口信号对漏源电流的控制作用。