发布时间:2022-05-11 阅读量:1192 来源: 我爱方案网整理 发布人: Aurora
RFI是由射频信号耦合在ADSL 频带(0~1104或2208KHz)中造成的。如 AM 无线电由于双绞线与调制解调器前端不能完全平衡而耦合到信号中,FFT 的正弦状干扰信号的扩散可能会在很多子通道中造成数据速率下降,因此,有必要开发一些处理RFI的算法。
TEQ设计的主要标准是缩短通道,基于MMSE的TEQ设计是在较强的RFI源位置处置零。虽然置零会使速率降低些,不过一般说来噪声扩散会大幅下降,速率降低的代价也还合理。这样,如果校准 TEQ 时存在 RFI 源,可用TEQ来补偿 RFI。
接收机开窗口是可用于 RFI 补偿的第二种方法。接收机开窗口利用循环前缀中的信息形成窗口,它会影响噪声,只要通道存储器缩短至循环前缀减去窗口的长度,就不会影响信号。这样,我们得到的就是带有旁瓣的窗口,它比矩形窗口衰减要快得多。因此,即便 RFI 在调制解调器校准后出现,调制解调器仍对 RFI 的有害影响显示出较高的抗扰性。它付出的代价是通道缩短带来的额外限制(自由度更低)。

图2 针对短环路(ADSL2+)进行优化的调制解调器架构。
请注意,针对长环路进行优化的调制解调器的两条路径相结合,就构成了TEQ与FFT操作
基于传输频谱的性能改善
由于 ADSL 基于 DMT 调制,它在形成传输频带方面有很大的灵活性。我们可利用这种灵活性来改善 ADSL 系统的覆盖范围,用于处理混合 CO 与 RT 部署以及最小化串扰。
更大范围的频谱成型
DSL通道的常用形状使得高频比低频的衰减更大。此外,通道衰减随着环路长度增加而增大。由于 FDD ADSL系统将较高频率分配给下行以提高 ADSL 在较长环路上的性能,因此通常都需要提高下行数据率。
ADSL2是第二代ADSL,它用特定附件(范围扩展 ADSL2)解决上述问题,即采用频谱成型将功率置于通道更好的地方或将上下行重叠,前者可通过缩小下行频率的范围或提高功率实现,而后者需要一个 EC。此外,上行功率可降低频率以避免串扰并降低传入下行的回波。
ADSL2+处理CO与RT
混合部署情况
本地环路解除捆绑使得一家运营商可从CO为某一区域提供服务而另一家运营商则可从RT为同一区域提供服务成为可能。由于 RT 可能比CO离最终用户要近得多,因此 RT 带来的串扰会严重影响CO上运行的ADSL系统的性能。根据CO、RT与最终用户间距离的不同,以及不同线路间的耦合情况,性能所受的影响也有所不同。
ADSL2+是高速率版本的ADSL新标准,其下行带宽的宽度加倍,为CO与RT混合部署情况提供了可能的解决方案。基本的思路是让ADSL2+频谱的形成(可能只需关闭子通道即可)能够对较低频率造成的串扰尽量最小化。由于环路较短,RT部署的ADSL2+系统即使只用较高子通道也能实现较合理的速率。与此相对应的是,CO部署的 ADSL 系统如果在长环路上由环路衰减限制于较低子通道,那么系统来自于RT部署的ADSL2+系统的串扰就会较少,因此仍能实现较合理的速率。
串扰最小化
ADSL2遵循做现有系统(CO与RT混合部署是其实例)好邻居的原则,提供了更多串扰最小化的方法。这包括采用基于上限的功率缩减机制以去除功率,同时仍可保持相同的数据速率;还包括数据较少时减小传输功率的L2模式,并能够通过完全控制播放时间的位加载变化来进行反复迭代(iteraTIve waterfilling)以最小化串扰。
灵活的架构
对于长环路中各种干扰的补偿,根据通道不同部分上观测到的ISI可采用两条路径。EC可用于专为过渡带(这是回波最多的地方)设计的路径,而降低RFI的接收机窗口或TEQ设计可用于另一路径,因为上述干扰会出现在过渡带以外(见图1)。
对于上述干扰造成问题较小的较短环路,可将两条路径结合起来,使系统可处理的子通道数量加倍。假定TEQ可提供的每循环倍增数为常量,两个长度L TEQ中的每个都在每秒R采样率上工作,二者结合添加上最小的逻辑,则可得到在2R速率上工作的单长度L TEQ(将过滤操作拆分为两部分并使用延迟)。此外,TEQ输出的奇偶采样可路由至N大小的独立FFT,而两个FFT输出可结合在一起,再加上额外的蝶级(butterfly stage)以生成大小为2N的FFT(基本遵循时间FFT衍生抽取)。这样,就得到了一个能实现短环路高效、高速运行的调制解调器,并能够处理长环路的大量干扰(见图2)。
通过将灵活的调制解调器设计与 ADSL 新标准相结合扩大了 ADSL 调制解调器的覆盖范围。本文总结了补偿一般干扰的某些方法,加上 ADSL 传输频谱中的灵活性,从而可大大提高所有环路长度情况下的数据速率。
晶振的启动时间,通常是指其通电后进入稳定振荡状态所需的时间。若启动时间过长,可从以下五个常见的影响因素方面进行优化。
RTC(Real-Time Clock,实时时钟)芯片作为一种独立的专用计时器件,其核心功能包括提供稳定的日历时钟、在主电源断电后持续运行、支持定时中断以及输出高精度时间戳,为各类嵌入式系统提供可靠的时间基准。
时钟系统是保障微控制器(MCU)稳定运行的核心,而晶振作为关键时钟源,主要分为无源晶振与有源晶振两种类型。下面将围绕工作原理、硬件接口、电气特性及其在MCU中的适配场景等维度,系统解析这两类晶振与MCU之间的关联逻辑。
恒温晶振(Oven Controlled Crystal Oscillator,简称OCXO)是高精度频率源的核心组件,选用切型更优(如SC切、AT切高精度型)、封装应力极小的高Q值晶片,通过恒温槽的超精密控温,让晶振始终工作在零温度系数点,几乎消除温度引发的频率漂移。
晶振倍频干扰(即高次谐波辐射)是电磁兼容(EMC)设计中非常棘手的问题,通常表现为基频25MHz的5次、7次谐波(如125MHz、175MHz等)处辐射超标。该问题源于晶振输出方波信号包含丰富的高次谐波成分,若PCB布局不当,晶振及其走线极易构成高效辐射天线,导致电磁干扰增强。