二极管为什么不能并联或者串联?

发布时间:2022-05-31 阅读量:1989 来源: 我爱方案网整理 发布人: Aurora

在静态时,由于串联各元件的截止漏电流具有不同的制造偏差,导致具有最小漏电流的元件承受了最大的电压,甚至达到擎住状态。  

 

串联  

 

在串联时,需要注意静态截止电压和动态截止电压的对称分布。


串联 


在静态时,由于串联各元件的截止漏电流具有不同的制造偏差,导致具有最小漏电流的元件承受了最大的电压,甚至达到擎住状态。但只要元件具有足够的擎住稳定性,则无必要在线路中采用均压电阻。只有当截止电压大于1200V的元件串联时,一般来说才有必要外加一个并联电阻。  

 

假设截止漏电流不随电压变化,同时忽略电阻的误差,则对于n个具有给定截止电压VR的二极管的串联电路,我们可以得到一个简化的计算电阻的公式:


计算电阻的公式


以上Vm是串联电路中电压的最大值,△Ir是二极管漏电流的最大偏差,条件是运行温度为最大值。我们可以做一个安全的假设:


1653990104645150.png


上式中,Irm是由制造商所给定的。利用以上估计,电阻中的电流大约是二极管漏电流的六倍。  

 

经验表明,当流经电阻的电流约为最大截止电压下二极管漏电流的三倍时,该电阻值便是足够的。但即使在此条件下,电阻中仍会出现可观的损耗。  

 

原则上,动态的电压分布不同于静态的电压分布。如果一个二极管pn结的载流子小时得比另外一个要快,那么它也就更早地承受电压。如果忽略电容的偏差,那么在n个给定截止电压值Vr的二极管相串联时,我们可以采用一个简化的计算并联电容的方法:


1653990110522281.png


以上△QRR是二极管存储电量的最大偏差。我们可以做一个充分安全的假设:  

 

条件是所有的二极管均出自同一个制造批号。△QRR由半导体制造商所给出。

 

除了续流二极管关断时出现的存储电量之外,在电容中存储的电量也同样需要由正在开通的IGBT来接替。根据上述设计公式,我们发现总的存储电量值可能会达到单个二极管的存储电量的两倍。  

 

一般来说,续流二极管的串联电流并不多见,原因还在于存在下列附件的损耗源:  

 

1、pn结的n重扩散电压;  

 

2、并联电阻中的损耗;

 

3、需要由IGBT接替的附加存储电量  

 

4、由RC电路而导致的元件的增加。  

 

所以在高截止电压的二极管可以被采用时,一般不采用串联方案。

  

唯一的例外是当应用电路要求很短的开关时间和很低的存储电量时,这两点正好是地奈亚二极管所具备的。当然此时系统的通态损耗也会大大增加。  

 

并联  

 

并联并不需要附加的RC缓冲电路。重要的是在并联时通态电压的偏差应尽可能小。  

 

一个判断二极管是否适合并联的重要参数是其通态电压对温度的依赖性。如果通态电压随温度的增加而下降,则它具有负的温度系数。对于损耗来说,这是一个优点。  

 

如果通态电压随温度的增加而增加,则温度系数为正。


1653990116845183.png


在典型的并联应用中,这是一个优点,其原因在于,较热的二极管将承受较低电流,从而导致系统的稳定。因为二极管总是存在一定的制造偏差,所以在二极管并联时,一个较大的负温度系数(>2mV/K)则有可能产生温升失衡的危险。  

 

并联的二极管会产生热耦合  

 

1、在多个芯片并联的模块中通过基片;  

 

2、在多个模块并联于一块散热片时通过散热器  

 

一般对于较弱的负温度系数来说,这类热偶合足以避免具有最低通态电压的二极管走向温度失衡。但对于负温度系数值>2mM/K的二极管,我们则建议降额使用,即总的额定电流应当小于各二极管额定电流的总和。

 


220x90
相关资讯
晶振启动时间影响因素解析与优化方向

​晶振的启动时间,通常是指其通电后进入稳定振荡状态所需的时间。若启动时间过长,可从以下五个常见的影响因素方面进行优化。

解析RTC实时时钟芯片的工作原理

RTC(Real-Time Clock,实时时钟)芯片作为一种独立的专用计时器件,其核心功能包括提供稳定的日历时钟、在主电源断电后持续运行、支持定时中断以及输出高精度时间戳,为各类嵌入式系统提供可靠的时间基准。

无源晶振与有源晶振在MCU应用中的关联逻辑与选型指南

时钟系统是保障微控制器(MCU)稳定运行的核心,而晶振作为关键时钟源,主要分为无源晶振与有源晶振两种类型。下面将围绕工作原理、硬件接口、电气特性及其在MCU中的适配场景等维度,系统解析这两类晶振与MCU之间的关联逻辑。

VC-OCXO压控恒温晶振管脚功能定义解析

恒温晶振(Oven Controlled Crystal Oscillator,简称OCXO)是高精度频率源的核心组件,选用切型更优(如SC切、AT切高精度型)、封装应力极小的高Q值晶片,通过恒温槽的超精密控温,让晶振始终工作在零温度系数点,几乎消除温度引发的频率漂移。

晶振倍频干扰解决方案:从PCB布局优化到源头抑制与电路整改

晶振倍频干扰(即高次谐波辐射)是电磁兼容(EMC)设计中非常棘手的问题,通常表现为基频25MHz的5次、7次谐波(如125MHz、175MHz等)处辐射超标。该问题源于晶振输出方波信号包含丰富的高次谐波成分,若PCB布局不当,晶振及其走线极易构成高效辐射天线,导致电磁干扰增强。