利用中间电压提高功率转换效率

发布时间:2022-06-16 阅读量:1208 来源: 我爱方案网整理 发布人: Aurora

对于需要从高输入电压转换到极低输出电压的应用,有不同的解决方案。一个有趣的例子是从48 V转换到3.3 V。这样的规格不仅在信息技术市场的服务器应用中很常见,在电信应用中同样常见。


1655350429714119.png


1.通过单一转换步骤将电压从48 V降至3.3 V。 


如果将一个降压转换器(降压器)用于此单一转换步骤,如图1所示,会出现小占空比的问题。占空比反映导通时间(当主开关导通时)和断开时间(当主开关断开时)之间的关系。降压转换器的占空比由以下公式定义:


1655350436886006.png


当输入电压为48 V而输出电压为3.3 V时,占空比约为7%。

这意味着在1 MHz(每个开关周期为1000 ns)的开关频率下,Q1开关的导通时间仅有70 ns。然后,Q1开关断开930 ns,Q2导通。对于这样的电路,必须选择允许最小导通时间为70 ns或更短的开关稳压器。如果选择这样一种器件,又会有另一个挑战。通常,当以非常小的占空比运行时,降压调节器的高功率转换效率会降低。这是因为可用来在电感中存储能量的时间非常短。

 

电感器需要在较长的关断时间内供电。这通常会导致电路中的峰值电流非常高。为了降低这些电流,L1的电感需要相对较大。这是由于在导通时间内,一个大电压差会施加于图1中的L1两端。

在这个例子中,导通时间内电感两端的电压约为44.7 V,开关节点一侧的电压为48 V,输出端电压为3.3 V。电感电流通过以下公式计算:

1655350442637917.png


如果电感两端有高电压,则固定电感中的电流会在固定时间内上升。为了减小电感峰值电流,需要选择较高的电感值。然而,更高的电感值会增加功率损耗。在这些电压条件下,高效率 LTM8027μModule稳压器在4 A输出电流时仅实现80%的功率效率。


1655350447532363.png


图2.电压分两步从48 V降至3.3 V,包括一个12 V中间电压。 


目前,非常常见且更高效的提高功率效率的电路解决方案是产生一个中间电压。图2显示了一个使用两个高效率降压调节器的级联设置。

 

第一步是将48 V电压转换为12 V,然后在第二转换步骤中将该电压转换为3.3 V。当从48 V降至12 V时,LTM8027 μModule稳压器的总转换效率超过92%。

 

第二转换步骤利用LTM4624将12 V降至3.3 V,转换效率为90%。这种方案的总功率转换效率为83%,比图1中的直接转换效率高出3%。 


这可能相当令人惊讶,因为3.3 V输出上的所有功率都需要通过两个独立的开关稳压器电路。图1所示电路的效率较低,原因是占空比较短,导致电感峰值电流较高。

比较单步降压架构与中间总线架构时,除功率效率外,还有很多其他方面需要考虑。但是,本文只打算讨论功率源转换效率的重要方面。这个基本问题的另一种解决方案是采用新型混合降压控制器LTC7821。它将电荷泵动作与降压调节结合在一起。这使得占空比达到2 × VIN/VOUT,因此可以在非常高的功率转换效率下实现非常高的降压比。 


中间电压的产生对于提高特定电源的总转换效率可能相当有用。为了提高图1中极小占空比下的转换效率,业界进行了大量开发工作。例如,可以使用非常快速的GaN开关来降低开关损耗,从而提高功率转换效率。然而,这种解决方案的成本目前还高于级联解决方案(例如图2所示)。


220x90
相关资讯
晶振启动时间影响因素解析与优化方向

​晶振的启动时间,通常是指其通电后进入稳定振荡状态所需的时间。若启动时间过长,可从以下五个常见的影响因素方面进行优化。

解析RTC实时时钟芯片的工作原理

RTC(Real-Time Clock,实时时钟)芯片作为一种独立的专用计时器件,其核心功能包括提供稳定的日历时钟、在主电源断电后持续运行、支持定时中断以及输出高精度时间戳,为各类嵌入式系统提供可靠的时间基准。

无源晶振与有源晶振在MCU应用中的关联逻辑与选型指南

时钟系统是保障微控制器(MCU)稳定运行的核心,而晶振作为关键时钟源,主要分为无源晶振与有源晶振两种类型。下面将围绕工作原理、硬件接口、电气特性及其在MCU中的适配场景等维度,系统解析这两类晶振与MCU之间的关联逻辑。

VC-OCXO压控恒温晶振管脚功能定义解析

恒温晶振(Oven Controlled Crystal Oscillator,简称OCXO)是高精度频率源的核心组件,选用切型更优(如SC切、AT切高精度型)、封装应力极小的高Q值晶片,通过恒温槽的超精密控温,让晶振始终工作在零温度系数点,几乎消除温度引发的频率漂移。

晶振倍频干扰解决方案:从PCB布局优化到源头抑制与电路整改

晶振倍频干扰(即高次谐波辐射)是电磁兼容(EMC)设计中非常棘手的问题,通常表现为基频25MHz的5次、7次谐波(如125MHz、175MHz等)处辐射超标。该问题源于晶振输出方波信号包含丰富的高次谐波成分,若PCB布局不当,晶振及其走线极易构成高效辐射天线,导致电磁干扰增强。