避免传导 EMI 问题有哪些技巧？

大多数传导 EMI 问题是由共模噪声引起的。 此外，大多数共模噪声问题是由电源中的寄生电容引起的。开关电源本质上具有高 dV/dt 的节点。将寄生电容与高 dV/dt 混合会产生 EMI 问题。当寄生电容的另一端连接到电源的输入端时，少量电流会直接泵入电源线。  

我们都记得在物理课上，两个导体之间的电容与导体的表面积成正比，与它们之间的距离成反比。查看电路中的每个节点，并密切注意具有高 dV/dt 的节点。考虑一下布局中该节点上有多少表面积以及从输入线到电路板的距离。开关 MOSFET 和缓冲电路的漏极是常见的罪犯。  

尽量使用表面贴装封装。垂直放置的 TO-220 封装中的 FET 具有来自漏极片的大量表面积，不幸的是，这通常恰好是具有最高 dV/dt 的节点。尝试改用表面贴装 DPAK 或 D2PAK FET。通过在 DPAK 接线片下方的底部 PCB 层上运行主接地层，可以很好地屏蔽 FET 的底部，并大大降低寄生电容。  

有时需要表面积用于散热目的。如果我们必须使用带散热器的 TO-220 型 FET，请尝试将散热器连接到初级接地(而不是接地)。这将有助于屏蔽 FET 并减少杂散电容  

我们还可以遵循这 4 个基本技巧可以帮助我们减轻 EMI 合规性方面的痛苦。当然，EMI 的话题范围很广，还有很多其他的技巧可以提及。我们关注的是当电源中组件的寄生电容直接耦合到电源的输入线时会发生什么。现在，让我们看看最常见的共模 EMI 问题来源：电源变压器。

问题来自初级和次级绕组之间的寄生电容，以及初级绕组上的高 dV/dt。这种绕组间电容的作用类似于电荷泵，导致杂散电流流向通常接地的次级侧。这里有四个非常常见的技巧可以最大限度地减少这个问题。  

1. 缠绕初级，使最高 dV/dt 位于外层。电压电位随每一匝而变化。例如，在反激式中，最大的电压摆幅出现在连接到 FET 漏极的一端(见图 1)。通过将“安静”层保持在最近的次级层附近，可以将绕组间电容上的 dV/dt 降至最低。使用这种技术，请注意，外部绕组现在可能成为有问题的噪声源，可能会耦合到变压器附近的其他物体。外部绕组周围可能需要一个屏蔽绕组。  

2. 在初级和次级绕组之间使用屏蔽绕组。插入一端连接到输入或输入回路的单层绕组可将杂散电流从次级绕组分流并返回到它们的源极。这种技术的权衡是变压器设计稍微复杂一些，并且漏感增加。  

3. 在初级接地和次级接地之间使用一个“Y-电容器”。该电容器为杂散电流提供返回初级的较低阻抗路径。电源内的这种本地路径可防止这些电流以其他方式通过大地返回其源头。但是，这里可以使用大电容有安全限制。  

添加一个共模扼流圈。 有时，提到的其他技术不足以将 EMI 降低到所需水平以下。添加共模扼流圈会增加共模阻抗，并且可以非常有效地降低传导噪声。这里的权衡是额外组件的成本。选择共模扼流圈时，请仔细检查阻抗曲线与频率的关系。在某些时候，所有扼流圈都会由于其自身的绕组间电容而变为电容性。

关于我爱方案网

我爱方案网是一个电子方案开发供应链平台，提供从找方案到研发采购的全链条服务。找方案，上我爱方案网!在方案超市找到合适的方案就可以直接买，没有找到就到快包定制开发。我爱方案网积累了一大批方案商和企业开发资源，能提供标准的模块和核心板以及定制开发服务，按要求交付PCBA、整机产品、软件或IoT系统。更多信息，敬请访问http://www.52solution.com