有哪些方法可以进行延时校准?

发布时间:2022-09-2 阅读量:1527 来源: 我爱方案网整理 发布人: Aurora

进行双脉冲测试的主要目的是获得功率半导体的开关特性,可以说它伴随着功率器件从研发制造到应用的整个生命周期。

 

基于双脉冲测试获得的器件开关波形可以做很多事情,包括:通过对开关过程的分析验证器件设计方案并提出改进方向、提取开关特征参数制作器件规格书、计算开关损耗和反向恢复损耗为电源热设计提供数据支撑、不同厂商器件开关特性的对比等。  

 

测量延时的影响  

 

被测信号在测量过程中会经历两次延时,不同信号所经历延时的差别会对测量结果造成一定的影响。一次延时是示波器模拟前端的延时,索性示波器不同通道间延时差别在 ps 级别,对于 ns 级别的 nsus 级别的功率器件开关过程可以忽略不计。另一次是探头的延时,不同的探头直接的延时差别在 ns 级别,此时对于开关速度较快的器件就有明显的影响了,特别是对于近几年开始逐渐推广使用的 SiC GaN 器件影响就更大了。  

 

我们以 SiC MOSFET 开关过程测量为例来说明测量延时的影响。  

 

在下图中,蓝色波形为未对探头进行延时校准前获得的波形(校准前波形),红色波形为对探头进行延时校准后获得的波形(校准后波形)。  

  

1662085708613629.png

 

按照理论,在开通过程中,当 IDS 开始上升时,会在回路寄生电感上产生压降,这会使 VDS 有所下降,IDS 的上升与 VDS 的下降应该几乎在同一时刻开始的。而在校准前波形中,IDS 开始上升时,VDS 保持不变,在一段 5.5ns 延时后才开始下降。这一情况与理论明显不符合,可以推断此时 IDS 信号超前 VDS 信号。而在进行校准后,这一问题得到了解决。  

  

1662085716481765.png

 

按照理论,在关断过程中,VDS 的尖峰应该在IDS 过零附近。而在校准前波形中,IDS 过零5.5ns 后,VDS 才达到最高值。在进行校准后,这一问题也得到了解决。  

 

同时我们还整理出开关特性参数,包括:开通延时 td(on)、开通时间 tr、开通能量 Eon、关断延时 td(off)、关断时间 tf、关断能量 Eoff。可以看到开通延时 td(on) 和关断延迟 td(off) 校准前后有 2ns 左右差异,开通时间 tr 和关断时间 tf 校准前后几乎不变,开通能量 Eon 校准前395.31uJ 比校准后 147.53uJ 大了 1.67 倍,关断能量 Eoff 校准前 20.28uJ 比校准后 70.54uJ小了 71.3%。  

 

由此可见延时对于器件开关特性的分析和参数计算有着非常明显的影响,在进行测量之前,我们可以通过以下四种方法来进行延时校准。

   

1662085722379218.png

  

方法一 : 同时测量示波器自带方波信号  

 

校准不同电压探头之间的延时差别非常简单,只需要同时测量同一电压信号,然后再根据测量结果进行校准即可。  

 

我们可以利用示波器自带的方波信号,一般在示波器侧面板或前面板。可以看到,两个探头虽然都在测量示波器自带方波,但在示波器屏幕上显示的波形出现的延时,1 通道测量通路超前 2 通道测量通路 5.6ns。那么我们就可以在示波 器的通道设置菜单中设置 1 通道延时为 -5.6ns, 或设置 2 通道延时为 +5.6ns 完成校准。 

       

1662085729526046.png

 

1662085735605538.png

 

1662085741940195.png

 

方法二 : 示波器自带功能校正  

 

对于固定型号的电压或者电流探头,其延时是基本固定的,只要知道探头型号就能够直接进行延时校准。现在示波器的功能越来越强大,通过探头的接口可以识别出探头的型号,这样示波器就可以直接自动设备延时校准值。  

  

1662085754320813.png

  

方法三 : 延时校准夹具  

 

仿照方法一中同时测量同一信号来校准不同电压探头延时差别的思路,测量同时变化的电压和电流信号,就能够校准电压探头和电流探头之间的延时差别。很多示波器厂商基于此思路已经推出了电压、电流探头延时校准夹具,方便工程师直接使用,而不用再自己做校准源。例如泰克的相差校正脉冲发生器信号源 TEK-DPG 和功率测量偏移校正夹具 067-1686-03。  

  

1662085765901828.png

 

方法四 : 利用器件开关特征  

 

如果受限于手头设备,我们还可以通过上边提到的器件开关过程的特征来进行校准。按照理论,在开通过程中 IDS 的上升与 VDS 的下降应 该几乎在同一时刻开始的。那么我们可以进行不同测试条件下的双脉冲测试,读出每次开通过程中 IDS VDS 之间的延时,然后去平均值后进行校准即可。

 

1662085771233685.png

 

关于我爱方案网

 

我爱方案网是一个电子方案开发供应链平台,提供从找方案到研发采购的全链条服务。找方案,上我爱方案网!在方案超市找到合适的方案就可以直接买,没有找到就到快包定制开发。我爱方案网积累了一大批方案商和企业开发资源,能提供标准的模块和核心板以及定制开发服务,按要求交付PCBA、整机产品、软件或IoT系统。更多信息,敬请访问http://www.52solution.com


220x90
相关资讯
晶振启动时间影响因素解析与优化方向

​晶振的启动时间,通常是指其通电后进入稳定振荡状态所需的时间。若启动时间过长,可从以下五个常见的影响因素方面进行优化。

解析RTC实时时钟芯片的工作原理

RTC(Real-Time Clock,实时时钟)芯片作为一种独立的专用计时器件,其核心功能包括提供稳定的日历时钟、在主电源断电后持续运行、支持定时中断以及输出高精度时间戳,为各类嵌入式系统提供可靠的时间基准。

无源晶振与有源晶振在MCU应用中的关联逻辑与选型指南

时钟系统是保障微控制器(MCU)稳定运行的核心,而晶振作为关键时钟源,主要分为无源晶振与有源晶振两种类型。下面将围绕工作原理、硬件接口、电气特性及其在MCU中的适配场景等维度,系统解析这两类晶振与MCU之间的关联逻辑。

VC-OCXO压控恒温晶振管脚功能定义解析

恒温晶振(Oven Controlled Crystal Oscillator,简称OCXO)是高精度频率源的核心组件,选用切型更优(如SC切、AT切高精度型)、封装应力极小的高Q值晶片,通过恒温槽的超精密控温,让晶振始终工作在零温度系数点,几乎消除温度引发的频率漂移。

晶振倍频干扰解决方案:从PCB布局优化到源头抑制与电路整改

晶振倍频干扰(即高次谐波辐射)是电磁兼容(EMC)设计中非常棘手的问题,通常表现为基频25MHz的5次、7次谐波(如125MHz、175MHz等)处辐射超标。该问题源于晶振输出方波信号包含丰富的高次谐波成分,若PCB布局不当,晶振及其走线极易构成高效辐射天线,导致电磁干扰增强。