实现小型化电源设计要注意什么?

发布时间:2022-09-16 阅读量:1099 来源: 我爱方案网整理 发布人: Aurora

1.尽量减少外部元件数量   

 

电源通常由至少一个半导体和若干无源外部元件(如电感器、电容器和几个电阻器)组成。将元件数量减少到如图1所示,是缩小整个电源尺寸的第一步。

     

经典式开关稳压器,带有一个半导体和若干无源元件

图1. 经典式开关稳压器,带有一个半导体和若干无源元件。   

 

如果需要其他功能(如可调输出电压或可调软启动时间),则无源元件的数量就会增加,从而使整个解决方案所需的空间增加。图1中的电路就是一个开关式降压变换器的例子,所需无源元件的数量已降至最少。   

 

2.尽量减小外部元件尺寸   

 

为了获得尽可能小的输出电容器和电感器尺寸,开关稳压器IC必须具有尽可能高的开关频率。输出电压的电压纹波基本上与外部元件的值和尺寸呈线性关系。例如,如果开关频率增加一倍,则实现相同输出电压纹波所需的电感值将减半。这样就可以减小设计尺寸。图2显示了 LTC3307A 开关稳压器的空间要求。由于开关频率高达3MHz,可以使用小的电感器。

     

输出电流为3 A的开关模式电压转换器的空间要求

 

图2. 输出电流为3 A的开关模式电压转换器的空间要求。   

 

3.尽可能减小开关稳压器IC的尺寸   

 

ADI的LTC33xx平台由开关式降压变换器组成,变换时的开关频率高达5 MHz,通过LTC33xx平台为各种应用设计了专门的产品。LTC3315A 已针对空间有限的应用进行了优化,它是一个双通道变换器,在尺寸仅为1.64 mm × 1.64 mm的晶圆级芯片规模封装(WLCSP)中,每个通道可提供2 A的输出电流。另外值得一提的是MAX77324,它是一个单通道降压开关稳压器,最大输出电流为1.5 A,外壳尺寸为1.22 mm×0.85 mm。图3显示了MAX77324封装尺寸。    

 

一款采用极小封装的开关稳压器

 

图3. 一款采用极小封装的开关稳压器。  

   

双降压稳压器IC的封装外形,尺寸为1.64 mm × 1.64 mm

 

图4. 双降压稳压器IC的封装外形,尺寸为1.64 mm × 1.64 mm。   

 

4.通过集成电感器减小尺寸   

 

减小电源电路尺寸的另一种方法是将电感器与开关稳压器IC组合起来,这种组合称为模块。通过集成,让电感器放置在半导体IC上,从而有可能减小边缘长度。通过将模块中的电感器用作热导体和散热器,还可克服另一个小型化阻碍。将电感器适当地连接到电源模块内的芯片上,可以让半导体更好地散热。特别是对于有着高输出电流的小型开关稳压器IC,散热正成为一个越来越大的问题,因为芯片的使用温度不能超过最高允许工作温度。   


使用创新技术来减小电源尺寸的方法有很多。这篇关于电源管理技巧的短文就介绍了其中一些方法。小型化带来了额外的间接优势,例如由于电路板空间需求减小,成本降低,就有可能打造功能性更高的技术设备,从而带来更大的效益,由于电子设备更小、更轻,甚至还能降低运输成本。

 

关于我爱方案网

 

我爱方案网是一个电子方案开发供应链平台,提供从找方案到研发采购的全链条服务。找方案,上我爱方案网!在方案超市找到合适的方案就可以直接买,没有找到就到快包定制开发。我爱方案网积累了一大批方案商和企业开发资源,能提供标准的模块和核心板以及定制开发服务,按要求交付PCBA、整机产品、软件或IoT系统。更多信息,敬请访问http://www.52solution.com


220x90
相关资讯
晶振启动时间影响因素解析与优化方向

​晶振的启动时间,通常是指其通电后进入稳定振荡状态所需的时间。若启动时间过长,可从以下五个常见的影响因素方面进行优化。

解析RTC实时时钟芯片的工作原理

RTC(Real-Time Clock,实时时钟)芯片作为一种独立的专用计时器件,其核心功能包括提供稳定的日历时钟、在主电源断电后持续运行、支持定时中断以及输出高精度时间戳,为各类嵌入式系统提供可靠的时间基准。

无源晶振与有源晶振在MCU应用中的关联逻辑与选型指南

时钟系统是保障微控制器(MCU)稳定运行的核心,而晶振作为关键时钟源,主要分为无源晶振与有源晶振两种类型。下面将围绕工作原理、硬件接口、电气特性及其在MCU中的适配场景等维度,系统解析这两类晶振与MCU之间的关联逻辑。

VC-OCXO压控恒温晶振管脚功能定义解析

恒温晶振(Oven Controlled Crystal Oscillator,简称OCXO)是高精度频率源的核心组件,选用切型更优(如SC切、AT切高精度型)、封装应力极小的高Q值晶片,通过恒温槽的超精密控温,让晶振始终工作在零温度系数点,几乎消除温度引发的频率漂移。

晶振倍频干扰解决方案:从PCB布局优化到源头抑制与电路整改

晶振倍频干扰(即高次谐波辐射)是电磁兼容(EMC)设计中非常棘手的问题,通常表现为基频25MHz的5次、7次谐波(如125MHz、175MHz等)处辐射超标。该问题源于晶振输出方波信号包含丰富的高次谐波成分,若PCB布局不当,晶振及其走线极易构成高效辐射天线,导致电磁干扰增强。