发布时间:2022-10-14 阅读量:1511 来源: 我爱方案网整理 发布人: Aurora
我们经常会看到一些系统设计中将PCB板的地(GND)与金属外壳(EGND)之间通常使用一个高压电容C1(1~100nF/2KV)并联一个大电阻R1(1M)连接。那么为什么这么设计呢?

图 1 原理图示意

图 2 实际 PCB
一、电容的作用
从EMS(电磁抗扰度)角度说,这个电容是在假设PE良好连接大地的前提下,降低可能存在的,以大地电平为参考的高频干扰型号对电路的影响,是为了抑制电路和干扰源之间瞬态共模压差的。其实GND直连PE是最好的,但是,直连可能不可操作或者不安全,例如,220V交流电过整流桥之后产生的GND是不可以连接PE的,所以就弄个低频过不去,高频能过去的路径。从EMI(电磁干扰)角度说,如果有与PE相连的金属外壳,有这个高频路径,也能够避免高频信号辐射出来。
电容是通交流阻直流的。假设机壳良好连接大地,从电磁抗扰度角度,该电容能够抑制高频干扰源和电路之间的动态共模电压;从EMI角度,电容形成了高频路径,电路板内部产生的高频干扰会经电容流入机壳进入大地,避免了高频干扰形成的天线辐射。另一种情况,假设机壳没有可靠接大地(如没有地线,接地棒环境干燥),则外壳电势可能不稳定或有静电,如果电路板直接接外壳,就会打坏电路板芯片,加入电容,能把低频高压、静电等隔离起来,保护电路板。这个并联电容应该用Y电容或高压薄膜电容,容值在1nF~100nF之间。
二、电阻的作用
这个电阻可以防止ESD(静电释放)对电路板的损坏。假如只用电容连接电路板地和机壳地,则电路板是一个浮地系统。做ESD测试时,或在复杂电场环境中使用,打(进)入电路板的电荷无处释放,会逐渐累积;累积到一定程度,超过了电路板和机壳之间的绝缘最薄弱处所能耐受的电压,就会发生放电——在几纳秒内,PCB上产生数十到数百A的电流,会让电路因电磁脉冲宕机,或者损坏放电处附近连接的元器件。并联该电阻,就可以慢慢释放掉这个电荷,消除高压。根据IEC61000的ESD测试标准10s/次(10s放完2kV高压电荷),一般选择1M~2M的电阻。如果机壳有高压静电,则该大电阻也能有效降低电流,不会损坏电路芯片。
三、需要注意的问题点
1、如果设备外壳良好接大地,那PCB应该也与外壳良好的单点接地,这个时候工频干扰会通过外壳接地消除,对PCB也不会产生干扰;
2、如果设备使用的场合可能存在安全问题时,那必须将设备外壳良好接地;
3、为了取得更好效果,建议是设备外壳尽量良好接地,PCB与外壳单点良好接地;当然如果外壳没有良好接地,那还不如把PCB浮地,即不与外壳连接,因为PCB与大地如果是隔离的(所谓浮地),工频干扰回路阻抗极大,反而不会对PCB产生什么干扰;;
4、多个设备之间需要互相连接的时候,尽量是每个设备外壳都与大地在单点良好接地,每个设备内部PCB与各自外壳单点接地;
5、但是如果多个设备互相连接时候,设备外壳没有良好接地,那就不如浮地,内部PCB不与外壳接地;
6、机壳地可能并不是可靠的接地,如配电网中不符合安规,没有地线;接地棒周围土壤太干燥,接地螺栓生锈或松动。
7、环境是存在电磁干扰的,工作环境中有大功率变压器、大功率电机、电磁电炉、高压电网谐波等。
8、PCB内部是会产生高频噪声的,如高频开关管、二极管、储能电感、高频变压器等。这些干扰因素都会导致PCB的信号地和机壳的电势波动(同时含有高频低频成分),或者二者之间存在静电,所以对它们良好可靠的接地处理是必要的,也是产品安规要求的。
关于我爱方案网
我爱方案网是一个电子方案开发供应链平台,提供从找方案到研发采购的全链条服务。找方案,上我爱方案网!在方案超市找到合适的方案就可以直接买,没有找到就到快包定制开发。我爱方案网积累了一大批方案商和企业开发资源,能提供标准的模块和核心板以及定制开发服务,按要求交付PCBA、整机产品、软件或IoT系统。更多信息,敬请访问http://www.52solution.com
晶振的启动时间,通常是指其通电后进入稳定振荡状态所需的时间。若启动时间过长,可从以下五个常见的影响因素方面进行优化。
RTC(Real-Time Clock,实时时钟)芯片作为一种独立的专用计时器件,其核心功能包括提供稳定的日历时钟、在主电源断电后持续运行、支持定时中断以及输出高精度时间戳,为各类嵌入式系统提供可靠的时间基准。
时钟系统是保障微控制器(MCU)稳定运行的核心,而晶振作为关键时钟源,主要分为无源晶振与有源晶振两种类型。下面将围绕工作原理、硬件接口、电气特性及其在MCU中的适配场景等维度,系统解析这两类晶振与MCU之间的关联逻辑。
恒温晶振(Oven Controlled Crystal Oscillator,简称OCXO)是高精度频率源的核心组件,选用切型更优(如SC切、AT切高精度型)、封装应力极小的高Q值晶片,通过恒温槽的超精密控温,让晶振始终工作在零温度系数点,几乎消除温度引发的频率漂移。
晶振倍频干扰(即高次谐波辐射)是电磁兼容(EMC)设计中非常棘手的问题,通常表现为基频25MHz的5次、7次谐波(如125MHz、175MHz等)处辐射超标。该问题源于晶振输出方波信号包含丰富的高次谐波成分,若PCB布局不当,晶振及其走线极易构成高效辐射天线,导致电磁干扰增强。