防浪涌时,PCB布线有四大要点

发布时间:2022-10-14 阅读量:1272 来源: 我爱方案网整理 发布人: Aurora

一、注意PCB布线中设计浪涌电流的大小  

 

在测试的时候,经常会碰到原先设计的 PCB 无法满足浪涌的需求。一般工程师设计的时候,只考虑到了系统功能性的设计,比如系统实际工作时只需承载1A 的电流,设计时就按这个去设计,但有可能系统需要的浪涌设计,瞬态浪涌电流要达到3KA1.2/50us&8/20us,那么现在我按1A的实际工作电流去设计的话,是否可以达到上述瞬态浪涌的能力了?实际有经验的工程是告诉我们这是不可能的,那么怎么办才好?下面有一个计算的方式可以作为PCB布线承载瞬间电流的一个依据:  

 

例如:0.36mm宽度的1oz铜箔,厚度35um的线条中一个40us矩形电流浪涌,最大浪涌电流约为580A。如果要做一个5KA(8/20us) 的防护设计,那么前端的PCB 布线的合理应该是2 oz铜箔0.9mm宽度.安全器件可以将宽度适当放宽。 

     

防浪涌时,PCB布线有四大要点

 

二、注意浪涌端口元器件布局时应有的安全间距  

 

浪涌端口的设计除了我们要按正常的工作电压设计的安全间距外,我们还要考虑瞬态浪涌的安全间距。  

 

关于正常工作电压设计时的安全间距我们可以参考UL60950的相关规范。另外我们以ULUL796标准中规定了印制线路板耐压的测试标准是40V/mil1.6KV/mm。这一数据指导在PCB导线之间设置能够承受Hipot的耐压试验的安全间距非常有用。  

 

举例,根据60950-15B的规定,500V的工作电压之间的导体应该要满足1740Vrms的耐压试验,1740Vrms的峰值应该是1740X1.414=2460V。根据40V/mil的设置标准, 可以计算出PCB两导体之间的间距应该不小于2460/40=62mil1.6mm。  

 

而浪涌除了上面正常的注意事外,还要注意施加浪涌的大小,和保护器件的特性来增加安全间距,以1.6mm的间距计算,其最大截止的爬电电压为2460V,如果我们浪涌的电压高达6KV,甚至是12KV ,那么这个安全间距是否增加要取决于浪涌过压保护器件的特性,这也是我们工程师经常在实验遇到浪涌爬电时巨大的响声。  

 

以陶瓷放电管为例,在要求1740V的耐压时,我们选择的器件应该是2200V的,而它在上述浪涌的情况下,其放电的尖峰电压高达4500V,此时按照上面的计算方式,我们的安全间距是:4500/1600*1mm=2.8125mm.    

 

三、PCB中过压防护器件的位置  

 

防护器件的位置主要设置在被保护端口的前端位置,特别是该端口具有多个分支或者回路的时候,如果设置旁路或者是靠后的位置,其保护的效果性能将大大减小。现实中我们有时候因为位置不够,或者为了布局的美观性,这些问题时常被遗忘。   

   

防浪涌时,PCB布线有四大要点

 

四、注意大电流回流路径  

 

大电流回流路径一定要靠近电源地或者是外壳的大地,路径越长,回流阻抗越大,瞬态电流引起的地电平升高的幅度就越大,这个电压对诸多芯片的影响是极大的,同时也是系统复位、锁死的真凶。

 

关于我爱方案网

 

我爱方案网是一个电子方案开发供应链平台,提供从找方案到研发采购的全链条服务。找方案,上我爱方案网!在方案超市找到合适的方案就可以直接买,没有找到就到快包定制开发。我爱方案网积累了一大批方案商和企业开发资源,能提供标准的模块和核心板以及定制开发服务,按要求交付PCBA、整机产品、软件或IoT系统。更多信息,敬请访问http://www.52solution.com


220x90
相关资讯
晶振启动时间影响因素解析与优化方向

​晶振的启动时间,通常是指其通电后进入稳定振荡状态所需的时间。若启动时间过长,可从以下五个常见的影响因素方面进行优化。

解析RTC实时时钟芯片的工作原理

RTC(Real-Time Clock,实时时钟)芯片作为一种独立的专用计时器件,其核心功能包括提供稳定的日历时钟、在主电源断电后持续运行、支持定时中断以及输出高精度时间戳,为各类嵌入式系统提供可靠的时间基准。

无源晶振与有源晶振在MCU应用中的关联逻辑与选型指南

时钟系统是保障微控制器(MCU)稳定运行的核心,而晶振作为关键时钟源,主要分为无源晶振与有源晶振两种类型。下面将围绕工作原理、硬件接口、电气特性及其在MCU中的适配场景等维度,系统解析这两类晶振与MCU之间的关联逻辑。

VC-OCXO压控恒温晶振管脚功能定义解析

恒温晶振(Oven Controlled Crystal Oscillator,简称OCXO)是高精度频率源的核心组件,选用切型更优(如SC切、AT切高精度型)、封装应力极小的高Q值晶片,通过恒温槽的超精密控温,让晶振始终工作在零温度系数点,几乎消除温度引发的频率漂移。

晶振倍频干扰解决方案:从PCB布局优化到源头抑制与电路整改

晶振倍频干扰(即高次谐波辐射)是电磁兼容(EMC)设计中非常棘手的问题,通常表现为基频25MHz的5次、7次谐波(如125MHz、175MHz等)处辐射超标。该问题源于晶振输出方波信号包含丰富的高次谐波成分,若PCB布局不当,晶振及其走线极易构成高效辐射天线,导致电磁干扰增强。