差分对紧耦合好还是松耦合好?二者的优劣在哪?

发布时间:2022-10-27 阅读量:3484 来源: 我爱方案网整理 发布人: Aurora

到底是用紧耦合好还是松耦合好,耦合的松紧会影响传输线的各种阻抗,紧耦合抗差分噪声性能优于松耦合,但其抗共模噪声能力却不如松耦合,尽管紧耦合抑制噪声能力比松耦合好,但它本身会产生更大的共模噪声和抗共模干扰能力不如松耦合,所以本文纯粹是通过一个实验从信号完整性方面来做一个验证。

 

对于当前越来越多的高速信号设计而言,高速传输线基本上都是差分对(DDR5 数据线还是单端的)。差分对设计的好处就是正端和负端是幅值大小相等,方向相反的进行传递,当外界对其有干扰时,正负相互抵消所以抗干扰能力比较强,另外共模噪声比较小,向外辐射的能量也少。  

 

在高速电路的设计中,往往对传输线的阻抗有明确的要求,比如要求为100ohm,对于差分对而言,影响阻抗的因素很多,包括传输线的线宽、线间距、材料的介电常数、传输线到参考层的距离、传输线导体的厚度,下图是ADSCILD的计算阻抗的示意图,红色圈圈出来的参数都会影响到阻抗:

    

差分对紧耦合好还是松耦合好?二者的优劣在哪?

 

所以如果只是为了保证阻抗,设计的方式有很多种。传输线间距宽和窄就是大家非常常见的一种设计状况。  

 

上图中线宽为5.7mil,线间距为7mil,所以,为了保证阻抗不变,把线宽和线间距的值修改为4mil3.49mil,其它参数都保持不变,计算出来的阻抗为100ohm,如下图所示: 

   

差分对紧耦合好还是松耦合好?二者的优劣在哪?

 

从上述两组值中可以看出来,后一组可以认为是紧耦合,前一组为松耦合。下面从无源和有源两个方向进行对比,即对比插入损耗和眼宽、眼高。  


在ADS中搭建原理图如下图所示:  

  

差分对紧耦合好还是松耦合好?二者的优劣在哪?

 

传输线的长度为6inch,分别针对两组值进行仿真,获得的仿真结果,如下图所示为插入损耗的对比结果:    

 

差分对紧耦合好还是松耦合好?二者的优劣在哪?

 

从上图中可以看到插入损耗在低频的时候,耦合的比较紧的时候稍微大一点,在超过5GHz之后,耦合的比较紧的时候损耗小一点。  

 

下图为两种情况眼图的对比:

   

差分对紧耦合好还是松耦合好?二者的优劣在哪?

 

从上图中可以看到,松耦合的眼宽和眼高都比紧耦合大一点点,眼高大15mv,眼宽大0.5ps。  

 

综上所述,松耦合的损耗在低频时(5GHz)稍微小一些,在高频时(超过5GHz)大一些,但是都只相差一点点;眼图虽然松耦合会好一点,但是相差也不大,松耦合的眼高大了15mV。理论上来讲,为了保证阻抗一致性,在紧耦合时,线宽必然会细一些,在松耦合时线宽宽一点。在紧耦合时,随着速率越高,趋肤效应越大,损耗也就会越大。  

 

当然,以上只是从实验上获得的一些表象结果,也仅仅是从信号完整性的角度来分析的。如果要进一步的研究紧耦合和松耦合,可以考虑从多方面进行验证和研究,比如保证线宽不变,改变介电常数,使线间距变化,研究结果的变化,或者再增加辐射的验证等等。

 

关于我爱方案网

 

我爱方案网是一个电子方案开发供应链平台,提供从找方案到研发采购的全链条服务。找方案,上我爱方案网!在方案超市找到合适的方案就可以直接买,没有找到就到快包定制开发。我爱方案网积累了一大批方案商和企业开发资源,能提供标准的模块和核心板以及定制开发服务,按要求交付PCBA、整机产品、软件或IoT系统。更多信息,敬请访问http://www.52solution.com


220x90
相关资讯
晶振启动时间影响因素解析与优化方向

​晶振的启动时间,通常是指其通电后进入稳定振荡状态所需的时间。若启动时间过长,可从以下五个常见的影响因素方面进行优化。

解析RTC实时时钟芯片的工作原理

RTC(Real-Time Clock,实时时钟)芯片作为一种独立的专用计时器件,其核心功能包括提供稳定的日历时钟、在主电源断电后持续运行、支持定时中断以及输出高精度时间戳,为各类嵌入式系统提供可靠的时间基准。

无源晶振与有源晶振在MCU应用中的关联逻辑与选型指南

时钟系统是保障微控制器(MCU)稳定运行的核心,而晶振作为关键时钟源,主要分为无源晶振与有源晶振两种类型。下面将围绕工作原理、硬件接口、电气特性及其在MCU中的适配场景等维度,系统解析这两类晶振与MCU之间的关联逻辑。

VC-OCXO压控恒温晶振管脚功能定义解析

恒温晶振(Oven Controlled Crystal Oscillator,简称OCXO)是高精度频率源的核心组件,选用切型更优(如SC切、AT切高精度型)、封装应力极小的高Q值晶片,通过恒温槽的超精密控温,让晶振始终工作在零温度系数点,几乎消除温度引发的频率漂移。

晶振倍频干扰解决方案:从PCB布局优化到源头抑制与电路整改

晶振倍频干扰(即高次谐波辐射)是电磁兼容(EMC)设计中非常棘手的问题,通常表现为基频25MHz的5次、7次谐波(如125MHz、175MHz等)处辐射超标。该问题源于晶振输出方波信号包含丰富的高次谐波成分,若PCB布局不当,晶振及其走线极易构成高效辐射天线,导致电磁干扰增强。