发布时间:2022-11-7 阅读量:1279 来源: 我爱方案网整理 发布人: Aurora
静电放电(ESD)理论研究的已经相当成熟,为了模拟分析静电事件,前人设计了很多静电放电模型。常见的静电模型有:人体模型(HBM),带电器件模型,场感应模型,场增强模型,机器模型和电容耦合模型等。关于ESD静电放电,可分为接触放电和空气放电。其中,空气放电的等级相对较高。
下图是ISO 10605-2008标准静电放电测试设置图,针对电子产品ESD问题,个人总结了以下几种防护方法,供大家设计时参考。

1、TVS
电子设计中低速信号线、高速信号线、RF天线等端口处,都会放置1个或1组TVS管,利用TVS的雪崩击穿进行电压钳位,从而保护后级电路。
2、MLCC陶瓷电容
通常对于成本敏感性产品,MLCC电容放置在I/O连接器或者关键信号的位置,同时连接线尽可能的短,以便减小连接线的感抗。

3、火花间隙法
注:此方法不推荐,容易积碳,使用寿命短。
如下图所示,ESD放电产生电弧(类似爬电,间距大了就没效果了),通过尖端放电至GND进而消耗电能。

4、金属屏蔽
静电电流流过金属导体时,由于实际上金属导体在高频状态下寄生电感的存在,会在金属导体上产生变化的电磁场,敏感信号靠近金属背板时,会在信号布线上产生感应骚扰电压,从而导致系统工作异常,可以采用屏蔽的方式解决。

5、PCB叠层设计
PCB叠层设计的总原则是高频信号具有完整的参考地平面,高频信号环路面积最小,第一是电源层紧邻参考地平面使得电流泄放快,第二是环路面积小使得感应电流的能力相应减弱。

6、PCB防静电环
在电路板周围画出不加阻焊层的走线,在条件允许的情况下将该走线连接至外壳,同时要开口环,避免引起天线效应。
车载域控制器这个静电环比较明显,如下图所示,PCB周边的裸露的铜皮就是PCB防静电环。


7、接地与搭接
接地与搭接是为静电电流提供低阻抗泄放路径的重要手段,金属部件之间通过良好的搭接,既能建立低阻抗电流通路,又能减小不同参考地平面间寄生电感,从而建立在不同工作频率下尽可能等电位的参考地平面。

总结:保护好电路的电源和信号线,那么就能有效的防止ESD的电流流入PCB中。
关于我爱方案网
我爱方案网是一个电子方案开发供应链平台,提供从找方案到研发采购的全链条服务。找方案,上我爱方案网!在方案超市找到合适的方案就可以直接买,没有找到就到快包定制开发。我爱方案网积累了一大批方案商和企业开发资源,能提供标准的模块和核心板以及定制开发服务,按要求交付PCBA、整机产品、软件或IoT系统。更多信息,敬请访问http://www.52solution.com
晶振的启动时间,通常是指其通电后进入稳定振荡状态所需的时间。若启动时间过长,可从以下五个常见的影响因素方面进行优化。
RTC(Real-Time Clock,实时时钟)芯片作为一种独立的专用计时器件,其核心功能包括提供稳定的日历时钟、在主电源断电后持续运行、支持定时中断以及输出高精度时间戳,为各类嵌入式系统提供可靠的时间基准。
时钟系统是保障微控制器(MCU)稳定运行的核心,而晶振作为关键时钟源,主要分为无源晶振与有源晶振两种类型。下面将围绕工作原理、硬件接口、电气特性及其在MCU中的适配场景等维度,系统解析这两类晶振与MCU之间的关联逻辑。
恒温晶振(Oven Controlled Crystal Oscillator,简称OCXO)是高精度频率源的核心组件,选用切型更优(如SC切、AT切高精度型)、封装应力极小的高Q值晶片,通过恒温槽的超精密控温,让晶振始终工作在零温度系数点,几乎消除温度引发的频率漂移。
晶振倍频干扰(即高次谐波辐射)是电磁兼容(EMC)设计中非常棘手的问题,通常表现为基频25MHz的5次、7次谐波(如125MHz、175MHz等)处辐射超标。该问题源于晶振输出方波信号包含丰富的高次谐波成分,若PCB布局不当,晶振及其走线极易构成高效辐射天线,导致电磁干扰增强。