MOS管栅极串联电阻作用的研究

发布时间:2022-11-7 阅读量:1482 来源: 我爱方案网整理 发布人: Aurora

在了解mos管栅极电阻的作用之前,我们先了解一下mos管栅极及其他2个极的基础知识。场效应管根据三极管的原理开发出的新一代放大元件,有3个极性,栅极,漏极,源极,它的特点是栅极的内阻极高,采用二氧化硅材料的可以达到几百兆欧,属于电压控制型器件。场效应晶体管(FieldEffectTransistor缩写(FET))简称场效应管。由多数载流子参与导电,也称为单极型晶体管。它属于电压控制型半导体器件。


MOS管栅极串联电阻作用的研究

 

1、如果没有栅极电阻,或者电阻阻值太小

 

MOS导通速度过快,高压情况下容易击穿周围的器件。  

 

2、栅极电阻阻值过大

 

MOS管导通时,Rds会从无穷大将至Rds(on)(一般0.1欧姆级或者更低)。栅极电阻过大时,MOS导通速度过慢,即Rds的减小要经过一段时间,高压时Rds会消耗大量功率,导致MOS管发烫。过于频繁地导通会使热量来不及发散,MOS温度迅速升高。  

 

3、在高压下,PCB的设计也需要注意。栅极电阻最好紧靠栅极,并且导线不要与母线电压平行分布。否则母线高压容易耦合至下方导线,栅极电压过高击穿MOS管。  

 

MOS栅极串联电阻作用的研究

 

与反向并联的二极管一同构成硬件死区电路   

 

MOS管栅极串联电阻作用的研究

  

驱动电路电压源为mos结电容充电时经过栅极电阻,栅极电阻降低了充电功率,延长了栅极电容两端电压达到mos管开启电压的速度;结电容放电时经过二极管,放电功率不受限制,故此情况下mos管开启速度较关断速度慢,形成硬件死区。  

 

限流

 

当使用含内部死区的驱动或不需要硬件死区时,是否可以省去栅极电阻呢?答案是不行。  

 

当开启mos管为结电容充电瞬间,驱动电路电压源近似短接到地,当驱动电驴电压源等价电源内阻较小时,存在过流烧毁驱动(可能是三态门三极管光耦甚至是单片机不能短接到地的io口等等)的风险。  

 

消除振铃

 

同时,由于pcb布线电感、布线电阻和结电容构成构成LCR震荡,在布线电阻R及电压源输出阻抗较小的一般情况下,mos管栅极电压波动可能十分明显,造成振铃现象使mos管开启不稳定。在栅极串接一个阻值合适的电阻,可减小震荡的波动幅度,降低mos管开启不稳定的风险。  

 

综上所述: 

 

1)如果需要使用基于二极管和电阻的纯硬件死区,在二极管一侧还需要考虑增加一个合适阻值的电阻来限制振铃等现象。  

 

2)如果需要使用基于二极管和电阻的纯硬件死区,在结电容较小时,可以考虑在gs两端并联一颗合适大小的电容,与寄生电感和走线、电源阻抗一同形成时长精确可调的死区。  

 

3)某些型号的mos管自带栅极电阻 或 允许栅极dV/dt无穷大(一般手册会特别强调,这是卖点),驱动给的开启电压很大,即使已经发生振铃mos管也不会振荡开启/关闭。

 

关于我爱方案网

 

我爱方案网是一个电子方案开发供应链平台,提供从找方案到研发采购的全链条服务。找方案,上我爱方案网!在方案超市找到合适的方案就可以直接买,没有找到就到快包定制开发。我爱方案网积累了一大批方案商和企业开发资源,能提供标准的模块和核心板以及定制开发服务,按要求交付PCBA、整机产品、软件或IoT系统。更多信息,敬请访问http://www.52solution.com


220x90
相关资讯
晶振启动时间影响因素解析与优化方向

​晶振的启动时间,通常是指其通电后进入稳定振荡状态所需的时间。若启动时间过长,可从以下五个常见的影响因素方面进行优化。

解析RTC实时时钟芯片的工作原理

RTC(Real-Time Clock,实时时钟)芯片作为一种独立的专用计时器件,其核心功能包括提供稳定的日历时钟、在主电源断电后持续运行、支持定时中断以及输出高精度时间戳,为各类嵌入式系统提供可靠的时间基准。

无源晶振与有源晶振在MCU应用中的关联逻辑与选型指南

时钟系统是保障微控制器(MCU)稳定运行的核心,而晶振作为关键时钟源,主要分为无源晶振与有源晶振两种类型。下面将围绕工作原理、硬件接口、电气特性及其在MCU中的适配场景等维度,系统解析这两类晶振与MCU之间的关联逻辑。

VC-OCXO压控恒温晶振管脚功能定义解析

恒温晶振(Oven Controlled Crystal Oscillator,简称OCXO)是高精度频率源的核心组件,选用切型更优(如SC切、AT切高精度型)、封装应力极小的高Q值晶片,通过恒温槽的超精密控温,让晶振始终工作在零温度系数点,几乎消除温度引发的频率漂移。

晶振倍频干扰解决方案:从PCB布局优化到源头抑制与电路整改

晶振倍频干扰(即高次谐波辐射)是电磁兼容(EMC)设计中非常棘手的问题,通常表现为基频25MHz的5次、7次谐波(如125MHz、175MHz等)处辐射超标。该问题源于晶振输出方波信号包含丰富的高次谐波成分,若PCB布局不当,晶振及其走线极易构成高效辐射天线,导致电磁干扰增强。