EMC工程师常见的兼容性问题及具体解决方法

发布时间:2022-11-8 阅读量:997 来源: 我爱方案网整理 发布人: Aurora

EMC(电磁兼容)包括EMS(电磁敏感度)和EMI(电磁干扰)两部分,通常我们所说的解决EMC问题,其实就是解决电子设备对外辐射干扰,或者如何防止设备、电子元件被外界电磁波干扰的问题。学习EMC要重视基础知识,下面整理了EMC工程师常见的兼容性问题、具体解决方法,以供大家做学习笔记。  

 

EMC工程师常见的兼容性问题及具体解决方法

 

1、为什么数字电路的地线和电源线上经常会有很大的噪声电压?怎样减小这些噪声电压?  

 

数字电路工作时会瞬间吸取很大的电流,这些瞬变电流流过电源线和地线时,由于电源线和地线电感的存在,会产生较大的反冲电压,这就是观察到的噪声电压。减小这些噪声电压的方法一是减小电源线和地线的电感,如使用网格地、地线面、电源线面等,另一个方法是在电源线上使用适当的解耦电容(储能电容)。  

 

2、在实践中,常见到将多股导线绞起来作为高频导体,据说这样可以减小导线的射频阻抗,这是为什么?  

 

这样增加了导线的表面积,从而减小了高频电阻。  

 

3、电路或线路板电磁兼容性设计时要特别注意关键信号的处理,这里的关键信号指那些信号?  

 

从电磁发射的角度考虑,关键信号线指周期性信号,如本振信号、时钟信号、地址低位信号等;从敏感度的角度考虑,关键信号指对外界电磁干扰很敏感的信号,如低电平模拟信号。  

 

EMC工程师常见的兼容性问题及具体解决方法

 

4、怎样防止搭接点出现电化学腐蚀现象?  

 

选择电化学电位接近的金属,或对接触的局部进行环境密封,隔绝电解液。  

 

5、什么是搭接,举出几种搭接的方法。  

 

金属构件之间的低阻抗(射频)连接称为搭接,搭接的方式有焊接、铆接、螺钉连接、电磁密封衬垫连接等。  

 

6、请尽可能多的列出降低地线射频阻抗的方法。  

 

尽量使用表面积大的导体,以减小高频电流的电阻;尽量使导体短些,以减小电阻和电感;在导体表面镀银,减小表面电阻;多根导体并联,减小电感。  

 

7、为什么在有些进口样机中看到有些地线通过电容或电感接地?  

 

为了使地线系统对于不同频率的信号呈现不同的地线结构。  

 

8、导致地线干扰问题的根本原因是什么?  

 

地线的阻抗是导致地线问题的根本原因,由于地线阻抗的存在,当地线上流过电流时,就会产生电压,形成电位差,而我们在设计电路时,是假设地线上各点电位是相同的,地线电位是整个系统工作的参考电位,实际地线电位与假设条件的不同导致了各种各样的地线问题。  

 

9、在进行电磁干扰问题分析时,往往用什么定义来描述地线?  

 

将地线定义为信号的回流线。  

 

10、当穿过面板的导线很多时,往往使用滤波连接器或滤波阵列板,在安装滤波连接器或滤波阵列板时要注意什么问题?  

 

要在滤波连接器或滤波阵列板与机箱面板之间安装电磁密封衬垫或用导电胶带将缝隙粘起来,防止缝隙处的电磁泄漏。

 

关于我爱方案网

 

我爱方案网是一个电子方案开发供应链平台,提供从找方案到研发采购的全链条服务。找方案,上我爱方案网!在方案超市找到合适的方案就可以直接买,没有找到就到快包定制开发。我爱方案网积累了一大批方案商和企业开发资源,能提供标准的模块和核心板以及定制开发服务,按要求交付PCBA、整机产品、软件或IoT系统。更多信息,敬请访问http://www.52solution.com


220x90
相关资讯
晶振启动时间影响因素解析与优化方向

​晶振的启动时间,通常是指其通电后进入稳定振荡状态所需的时间。若启动时间过长,可从以下五个常见的影响因素方面进行优化。

解析RTC实时时钟芯片的工作原理

RTC(Real-Time Clock,实时时钟)芯片作为一种独立的专用计时器件,其核心功能包括提供稳定的日历时钟、在主电源断电后持续运行、支持定时中断以及输出高精度时间戳,为各类嵌入式系统提供可靠的时间基准。

无源晶振与有源晶振在MCU应用中的关联逻辑与选型指南

时钟系统是保障微控制器(MCU)稳定运行的核心,而晶振作为关键时钟源,主要分为无源晶振与有源晶振两种类型。下面将围绕工作原理、硬件接口、电气特性及其在MCU中的适配场景等维度,系统解析这两类晶振与MCU之间的关联逻辑。

VC-OCXO压控恒温晶振管脚功能定义解析

恒温晶振(Oven Controlled Crystal Oscillator,简称OCXO)是高精度频率源的核心组件,选用切型更优(如SC切、AT切高精度型)、封装应力极小的高Q值晶片,通过恒温槽的超精密控温,让晶振始终工作在零温度系数点,几乎消除温度引发的频率漂移。

晶振倍频干扰解决方案:从PCB布局优化到源头抑制与电路整改

晶振倍频干扰(即高次谐波辐射)是电磁兼容(EMC)设计中非常棘手的问题,通常表现为基频25MHz的5次、7次谐波(如125MHz、175MHz等)处辐射超标。该问题源于晶振输出方波信号包含丰富的高次谐波成分,若PCB布局不当,晶振及其走线极易构成高效辐射天线,导致电磁干扰增强。