运放的偏置电流对运放电路会产生什么影响呢?

发布时间:2022-11-17 阅读量:1300 来源: 我爱方案网整理 发布人: Aurora

运放是集成在一个芯片上的晶体管放大器,偏置电流 bias current 就是第一级放大器输入晶体管的基极直流电流。理想中的运放因为虚断,是没有电流流进或流出输入端的,但现实中的运放会有偏置电流流进或流出输入端,运放的偏置电流是个坏孩子,它是运放与生俱来的特性(如下图的Ib1和Ib2),它对运放电路会产生什么影响呢?今天就来和大家一起分析下,下图以同相放大电路为例。        

 

运放的偏置电流对运放电路会产生什么影响呢?

 

运放的偏置电流对运放电路会产生什么影响呢?

 

芯片手册中常见的偏置电流参数

 

上图运放蓝色部分我们将它看成一个理想运放,红色部分是现实中的运放,Ib1和Ib2分别是反相和同相端的偏置电流,参见下图,同相端因没有串联电阻,故同相端的偏置电流Ib2对电路不会产生误差。因理想运放输入端是虚断状态,根据基尔霍夫电流定律,可得出 I1=I2+Ib1--1,

 

根据虚短特性,可知A点电压VA等于VIN, 

 

I1=(VOUT-VIN)/R2

 

I2=VIN/R1 分别代入式1

 

可得出:VOUT=Ib1*R2+(1+R2/R1)VIN.--式2

 

我们都知道此同相放大电路的放大倍数为(1+R2/R1)VIN,根据这个来观察式2,发现考虑到偏置电流的情况下,输出电压VOUT会产生一个Ib1*R2的误差,这个误差可以看成偏置电流Ib1流过反馈电阻R2产生的压降。   

     

运放的偏置电流对运放电路会产生什么影响呢?

 

我们也可以换一种方式来分析以上现象,对于以上偏置电流产生的VOUT误差,可以这样来定量分析,当忽略运放的偏置电流时,即不考虑Ib1时,I1=I2. A点电压VA=VIN,当不忽略运放的偏置电流时,I1=I2+Ib1,此时还是VA=VIN,即A点的电压不变,说明流经R1的电流即I2不变,根据I1=I2+Ib1,可得出结论,不忽略偏置电流时,这个多出来的Ib1是完全通过增加流过R2上的电流I1来达到的。即得出结论,由于Ib1的存在,使流经电阻R2上的电流I1增大了Ib1,导致输出电压VOUT,产生了Ib1*R2的输出误差。

 

具体本例中,VOUT会产生Ib1*R2大的输出误差,200nA*99K等于将近20mV.可别小看了这区区20mV.12位的ADC采集应用中,20mV的误差,你想想ADC会产生多少阶的误差?

 

本例中,运放同相端没有串联电阻的目的,是为了简化计算过程,为了能突出偏置电流的影响,如在同相端也串入合理大小的电阻的话,同样会使运放输出VOUT向相反的方向产生一个误差,元器件参数合理的话,正负两个方向的误差会叠加消除,使运放偏置电流产生的影响最小化。

 

关于我爱方案网

 

我爱方案网是一个电子方案开发供应链平台,提供从找方案到研发采购的全链条服务。找方案,上我爱方案网!在方案超市找到合适的方案就可以直接买,没有找到就到快包定制开发。我爱方案网积累了一大批方案商和企业开发资源,能提供标准的模块和核心板以及定制开发服务,按要求交付PCBA、整机产品、软件或IoT系统。更多信息,敬请访问http://www.52solution.com


220x90
相关资讯
晶振启动时间影响因素解析与优化方向

​晶振的启动时间,通常是指其通电后进入稳定振荡状态所需的时间。若启动时间过长,可从以下五个常见的影响因素方面进行优化。

解析RTC实时时钟芯片的工作原理

RTC(Real-Time Clock,实时时钟)芯片作为一种独立的专用计时器件,其核心功能包括提供稳定的日历时钟、在主电源断电后持续运行、支持定时中断以及输出高精度时间戳,为各类嵌入式系统提供可靠的时间基准。

无源晶振与有源晶振在MCU应用中的关联逻辑与选型指南

时钟系统是保障微控制器(MCU)稳定运行的核心,而晶振作为关键时钟源,主要分为无源晶振与有源晶振两种类型。下面将围绕工作原理、硬件接口、电气特性及其在MCU中的适配场景等维度,系统解析这两类晶振与MCU之间的关联逻辑。

VC-OCXO压控恒温晶振管脚功能定义解析

恒温晶振(Oven Controlled Crystal Oscillator,简称OCXO)是高精度频率源的核心组件,选用切型更优(如SC切、AT切高精度型)、封装应力极小的高Q值晶片,通过恒温槽的超精密控温,让晶振始终工作在零温度系数点,几乎消除温度引发的频率漂移。

晶振倍频干扰解决方案:从PCB布局优化到源头抑制与电路整改

晶振倍频干扰(即高次谐波辐射)是电磁兼容(EMC)设计中非常棘手的问题,通常表现为基频25MHz的5次、7次谐波(如125MHz、175MHz等)处辐射超标。该问题源于晶振输出方波信号包含丰富的高次谐波成分,若PCB布局不当,晶振及其走线极易构成高效辐射天线,导致电磁干扰增强。