发布时间:2022-11-22 阅读量:1024 来源: 我爱方案网整理 发布人: Aurora
PCB又称印刷电路板、印刷线路板,是重要的电子部件,是电子元器件的支撑体,是电子元器件电气连接的提供者。由于它是采用电子印刷术制作的,故被称为"印刷"电路板。有些小伙伴在PCB布线时,板子到手就是干,由于前期分析工作做的不足或者没做,导致后期处理时举步维艰。
比如电源线、杂线拉完了,却漏掉一组重要的信号线,导致这组线没办法同组同层,甚至都没有完整的参考平面,需要对前面的布线工作做大修改才能完成,费时费力。如果将PCB板比作我们的城市,元器件就像鳞次栉比的各类建筑,信号线便是城里的大街小巷、天桥环岛,每条道路的出现都是有它的详细规划,布线亦是如此。
1 布线优先次序要求
a) 关键信号线优先:电源、摸拟小信号、高速信号、时钟信号和同步信号等关键信号优先。
b) 布线密度优先原则:从单板上连接关系最复杂的器件着手布线。从单板上连线最密集的区域开始布线。
c) 关键信号处理注意事项:尽量为时钟信号、高频信号、敏感信号等关键信号提供专门的布线层,并保证其最小的回路面积。必要时应采取屏蔽和加大安全间距等方法。保证信号质量。
d) 有阻抗控制要求的网络应布置在阻抗控制层上,须避免其信号跨分割。
2 布线窜扰控制
a) 3W原则释义
线与线之间的距离保持3倍线宽。是为了减少线间串扰,应保证线间距足够大,如果线中心距不少于3倍线宽时,则可保持70%的线间电场不互相干扰,称为3W规则。

b) 窜扰控制:串扰(CrossTalk)是指PCB上不同网络之间因较长的平行布线引起的相互干扰,主要是由于平行线间的分布电容和分布电感的作用。克服串扰的主要措施是:
i. 加大平行布线的间距,遵循3W规则;
ii. 在平行线间插入接地的隔离线
iii. 减小布线层与地平面的距离。
3 布线的一般规则要求
a) 相邻平面走线方向成正交结构。避免将不同的信号线在相邻层走成同一方向,以减少不必要的层间窜扰;当由于板结构限制(如某些背板)难以避免出现该情况,特别是信号速率较高时,应考虑用地平面隔离各布线层,用地信号线隔离各信号线。

b) 小的分立器件走线须对称,间距比较密的SMT焊盘引线应从焊盘外部连接,不允许在焊盘中间直接连接。

c) 环路最小规则,即信号线与其回路构成的环面积要尽可能小,环面积越小,对外的辐射越少,接收外界的干扰也越小。

d) 走线不允许出现STUB。

e) 同一网络的布线宽度应保持一致,线宽的变化会造成线路特性阻抗的不均匀,当传输的速度较高时会产生反射。在某些条件下,如接插件引出线,BGA封装的引出线类似的结构时,因间距过小可能无法避免线宽的变化,应该尽量减少中间不一致部分的有效长度。

f) 防止信号线在不同层间形成自环。在多层板设计中容易发生此类问题,自环将引起辐射干扰。

g) PCB设计中应避免产生锐角和直角,产生不必要的辐射,同时PCB生产工艺性能也不好。

关于我爱方案网
我爱方案网是一个电子方案开发供应链平台,提供从找方案到研发采购的全链条服务。找方案,上我爱方案网!在方案超市找到合适的方案就可以直接买,没有找到就到快包定制开发。我爱方案网积累了一大批方案商和企业开发资源,能提供标准的模块和核心板以及定制开发服务,按要求交付PCBA、整机产品、软件或IoT系统。更多信息,敬请访问http://www.52solution.com
晶振的启动时间,通常是指其通电后进入稳定振荡状态所需的时间。若启动时间过长,可从以下五个常见的影响因素方面进行优化。
RTC(Real-Time Clock,实时时钟)芯片作为一种独立的专用计时器件,其核心功能包括提供稳定的日历时钟、在主电源断电后持续运行、支持定时中断以及输出高精度时间戳,为各类嵌入式系统提供可靠的时间基准。
时钟系统是保障微控制器(MCU)稳定运行的核心,而晶振作为关键时钟源,主要分为无源晶振与有源晶振两种类型。下面将围绕工作原理、硬件接口、电气特性及其在MCU中的适配场景等维度,系统解析这两类晶振与MCU之间的关联逻辑。
恒温晶振(Oven Controlled Crystal Oscillator,简称OCXO)是高精度频率源的核心组件,选用切型更优(如SC切、AT切高精度型)、封装应力极小的高Q值晶片,通过恒温槽的超精密控温,让晶振始终工作在零温度系数点,几乎消除温度引发的频率漂移。
晶振倍频干扰(即高次谐波辐射)是电磁兼容(EMC)设计中非常棘手的问题,通常表现为基频25MHz的5次、7次谐波(如125MHz、175MHz等)处辐射超标。该问题源于晶振输出方波信号包含丰富的高次谐波成分,若PCB布局不当,晶振及其走线极易构成高效辐射天线,导致电磁干扰增强。