PCB 布局在电路的 EMC 性能中是至关重要的因素

发布时间:2022-12-9 阅读量:1796 来源: 我爱方案网整理 发布人: Aurora

PCB布局设计是 PCB 整个设计流程中的首个重要设计环节。越复杂的PCB板,布局的好坏越能直接影响到后期布线的实现难易程度。PCB 布局和参考回流路径的设计在电路的 EMC 性能中都是至关重要的因素,且对于电源转换电路来说尤其重要。因此设计初期将回流路径可视化是重要的一个环节,通过将回流路径可视化,可以辅助设计和控制整个回路的区域。  

 

可视化回流路径可以直观看到整个信号或者电源的工作区域,从而找到减少回路感抗和高频阻抗的方法。在单层PCB设计时,我们没有完整的地返回平面,有时这就需要引用额外的去耦电容或者 “飞线”,以便减少回路面积。图1为一个飞线的例子。    

 

PCB 布局在电路的 EMC 性能中是至关重要的因素

 

图1:单层飞线连接GND    

 

在两层板中,相对于单层板具有更多的优势,因为层与层之间走线可以由过孔连接,并优化回路面积。图 2 显示了在顶层和底层通过过孔连接GND,并改善回流路径的示例。   

 

PCB 布局在电路的 EMC 性能中是至关重要的因素

 

图2 两层板示意图  

 

有时在做PCB设计的时候会建议割地处理(例如模拟和数字地),但根据我们的经验,这样做往往会导致额外的EMC问题。   

 

可视化完整的回流路径  

 

在设计过程中,我们建议将所有电源和信号路径的正向和返回电流分三步绘制。步骤 1:在原理图上绘制的完整的电源路径。第2步:在PCB图上同样绘制电源路径。步骤 3:根据上面两步的结果,优化 PCB 布局和最小化环路面积。   

 

在讨论DC-DC电路设计时,回流路径的设计一直是关注的重点。如图 3 所示, 一款DC-DC降压电路的原理图和PCB布局。图 3a:原理图。图 3bPCB。    


PCB 布局在电路的 EMC 性能中是至关重要的因素

  

图 3:a)原理图 bPCB  

 

对图3电路可视化回流路径,参考图4。电流的正向路径为ABCD ,电流返回路径为EFG  

   

PCB 布局在电路的 EMC 性能中是至关重要的因素

 

图4:PCB的输出滤波部分  

 

在直流或低频(低于100kHz ),电流会沿着阻值最小的路径返回源端。在较高频率下,回流信号会走感抗最小路径。该感抗由电流的正向和返回路径所形成的环路面积决定。当回流路径直接位于电流正向路径下方时,此时整个环路面积最小,感抗也最小。这意味着如果有完整的地平面,高频电流会直接在正向路径下方的地平面回流到源端,如图 4 所示。   

 

接下来,让我们看看图 5 所示。    

 

PCB 布局在电路的 EMC 性能中是至关重要的因素

 

图5:DC-DC滤波电路PCB  

 

如图所示,我们假设电流路径从 U1(DC-DC芯片) Vin 开始。在这种情况下,高频电流有多个可能的返回路径。高频电流会根据频率不同选择经过C7,C8C9返回芯片源端,如图5所示。例如,100MHz 的噪声可能会选择通过较小容值的C9回流,而较低频率的噪声(例如 500kHz)可能会选择通过较大容值的 C7 C8回流。   

 

经验法则    

 

为了减少了电流环路面积,并有助于减少开关电源的辐射和传导发射,有以下是几个 EMC 经验法则:  

 

1.在可能的情况下,在信号层底下保持完整的参考平面  

 

2.将去耦和旁路电容尽可能靠近 IC 引脚放置。  

 

3.高速信号线尽量短,且挨着地线布线,以确保低阻抗路径(最小环路面积)。  

 

4.在内部开关和续流二极管之间放置RC吸收电路,且吸收电路走线尽量短。  

 

5.在开关元件(IC、电感等)下方铺设完整参考平面。

 

关于我爱方案网

 

我爱方案网是一个电子方案开发供应链平台,提供从找方案到研发采购的全链条服务。找方案,上我爱方案网!在方案超市找到合适的方案就可以直接买,没有找到就到快包定制开发。我爱方案网积累了一大批方案商和企业开发资源,能提供标准的模块和核心板以及定制开发服务,按要求交付PCBA、整机产品、软件或IoT系统。更多信息,敬请访问http://www.52solution.com

220x90
相关资讯
晶振启动时间影响因素解析与优化方向

​晶振的启动时间,通常是指其通电后进入稳定振荡状态所需的时间。若启动时间过长,可从以下五个常见的影响因素方面进行优化。

解析RTC实时时钟芯片的工作原理

RTC(Real-Time Clock,实时时钟)芯片作为一种独立的专用计时器件,其核心功能包括提供稳定的日历时钟、在主电源断电后持续运行、支持定时中断以及输出高精度时间戳,为各类嵌入式系统提供可靠的时间基准。

无源晶振与有源晶振在MCU应用中的关联逻辑与选型指南

时钟系统是保障微控制器(MCU)稳定运行的核心,而晶振作为关键时钟源,主要分为无源晶振与有源晶振两种类型。下面将围绕工作原理、硬件接口、电气特性及其在MCU中的适配场景等维度,系统解析这两类晶振与MCU之间的关联逻辑。

VC-OCXO压控恒温晶振管脚功能定义解析

恒温晶振(Oven Controlled Crystal Oscillator,简称OCXO)是高精度频率源的核心组件,选用切型更优(如SC切、AT切高精度型)、封装应力极小的高Q值晶片,通过恒温槽的超精密控温,让晶振始终工作在零温度系数点,几乎消除温度引发的频率漂移。

晶振倍频干扰解决方案:从PCB布局优化到源头抑制与电路整改

晶振倍频干扰(即高次谐波辐射)是电磁兼容(EMC)设计中非常棘手的问题,通常表现为基频25MHz的5次、7次谐波(如125MHz、175MHz等)处辐射超标。该问题源于晶振输出方波信号包含丰富的高次谐波成分,若PCB布局不当,晶振及其走线极易构成高效辐射天线,导致电磁干扰增强。