发布时间:2022-12-15 阅读量:2039 来源: 我爱方案网整理 发布人: Aurora
当不小心将电源正负极接反,导致很多电子元器件都烧毁,甚至整块板子都废掉,有什么好的办法可以解决?首先粗心不可避免,虽说只是区分正负极两根线,一红一黑,可能接线一次,我们不会出错;接10次线也不会出错,但是1000次?10000呢?这时候就不好说了,由于我们的粗心,导致一些电子元器件和芯片烧坏,主要原因是电流过大使元器件被击穿,所以必须采取防止接反的措施。
一般常用的有以下几种方法:
01 二极管串联型防反接保护电路
在正电源输入端串联一个正向二极管,充分利用二极管正向导通、反向截止的特性。正常情况下,二级管导通,电路板工作。

当电源接反时,二极管截止,电源无法形成回路,电路板不工作,可以有效的防止电源接反的问题。

02 整流桥型防反接保护电路
使用整流桥将电源输入变为无极输入,无论电源正接还是反接,电路板一样正常工作。

以上使用二极管进行防反处理,若采用硅二极管具有0.6~0.8V左右的压降,锗二极管也有0.2~0.4V左右的压降,若觉得压降太大,可使用MOS管做防反处理,MOS管的压降非常小,可达几毫欧姆,压降几乎可忽略不计。
03 MOS管防反保护电路
MOS管因工艺提升,自身性质等因素,其导通内阻较小,很多都是毫欧级,甚至更小,这样对电路的压降,功耗造成的损失特别小,甚至可以忽略不计,所以选择MOS管对电路进行保护是比较推荐的方式。
1) NMOS防护
如下图:上电瞬间,MOS管的寄生二极管导通,系统形成回路,源极S的电位大约为0.6V,而栅极G的电位为Vbat,MOS管的开启电压极为:Ugs = Vbat - Vs,栅极表现为高电平,NMOS的ds导通,寄生二极管被短路,系统通过NMOS的ds接入形成回路。

若电源接反,NMOS的导通电压为0,NMOS截止,寄生二极管反接,电路是断开的,从而形成保护。
2) PMOS防护
如下图:上电瞬间,MOS管的寄生二极管导通,系统形成回路,源极S的电位大约为Vbat-0.6V,而栅极G的电位为0,MOS管的开启电压极为:Ugs = 0 -(Vbat-0.6),栅极表现为低电平,PMOS的ds导通,寄生二极管被短路,系统通过PMOS的ds接入形成回路。

若电源接反,NMOS的导通电压大于0,PMOS截止,寄生二极管反接,电路是断开的,从而形成保护。
注:NMOS管将ds串到负极,PMOS管ds串到正极,寄生二极管方向朝向正确连接的电流方向。
MOS管的D极和S极的接入:通常使用N沟道的MOS管时,一般是电流由D极进入而从S极流出,PMOS则S进D出,应用在这个电路中时则正好相反,通过寄生二极管的导通来满足MOS管导通的电压条件。
MOS管只要在G和S极之间建立一个合适的电压就会完全导通。导通之后D和S之间就像是一个开关闭合了,电流是从D到S或S到D都一样的电阻。
实际应用中,G极一般串接一个电阻,为了防止MOS管被击穿,也可以加上稳压二极管。并联在分压电阻上的电容,有一个软启动的作用。在电流开始流过的瞬间,电容充电,G极的电压逐步建立起来。

对于PMOS,相比NOMS导通需要Vgs大于阈值电压,由于其开启电压可以为0,DS之间的压差不大,比NMOS更具有优势。
04 保险丝防护
很多常见的电子产品,拆开之后都可以看到电源部分加了保险丝,在电源接反,电路中存在短路的时候由于大电流,进而将保险丝熔断,起到保护电路的作用,但这种方式修理更换比较麻烦。
关于我爱方案网
我爱方案网是一个电子方案开发供应链平台,提供从找方案到研发采购的全链条服务。找方案,上我爱方案网!在方案超市找到合适的方案就可以直接买,没有找到就到快包定制开发。我爱方案网积累了一大批方案商和企业开发资源,能提供标准的模块和核心板以及定制开发服务,按要求交付PCBA、整机产品、软件或IoT系统。更多信息,敬请访问http://www.52solution.com
晶振的启动时间,通常是指其通电后进入稳定振荡状态所需的时间。若启动时间过长,可从以下五个常见的影响因素方面进行优化。
RTC(Real-Time Clock,实时时钟)芯片作为一种独立的专用计时器件,其核心功能包括提供稳定的日历时钟、在主电源断电后持续运行、支持定时中断以及输出高精度时间戳,为各类嵌入式系统提供可靠的时间基准。
时钟系统是保障微控制器(MCU)稳定运行的核心,而晶振作为关键时钟源,主要分为无源晶振与有源晶振两种类型。下面将围绕工作原理、硬件接口、电气特性及其在MCU中的适配场景等维度,系统解析这两类晶振与MCU之间的关联逻辑。
恒温晶振(Oven Controlled Crystal Oscillator,简称OCXO)是高精度频率源的核心组件,选用切型更优(如SC切、AT切高精度型)、封装应力极小的高Q值晶片,通过恒温槽的超精密控温,让晶振始终工作在零温度系数点,几乎消除温度引发的频率漂移。
晶振倍频干扰(即高次谐波辐射)是电磁兼容(EMC)设计中非常棘手的问题,通常表现为基频25MHz的5次、7次谐波(如125MHz、175MHz等)处辐射超标。该问题源于晶振输出方波信号包含丰富的高次谐波成分,若PCB布局不当,晶振及其走线极易构成高效辐射天线,导致电磁干扰增强。