出现阻抗突变时,为什么会出现反射信号?

发布时间:2022-12-29 阅读量:1685 来源: 我爱方案网整理 发布人: Aurora

在具有电阻、电感和电容的电路里,对电路中的电流所起的阻碍作用叫做阻抗。阻抗常用Z表示,是一个复数,实际称为电阻,虚称为电抗,其中电容在电路中对交流电所起的阻碍作用称为容抗,电感在电路中对交流电所起的阻碍作用称为感抗,电容和电感在电路中对交流电引起的阻碍作用总称为电抗。阻抗的单位是欧姆。阻抗的概念不仅存在与电路中,在力学的振动系统中也有涉及。

 

传输线:由两条有一定长度的导线组成,比如同轴电缆、微带线、带状线(PCB板子中的铜走线)等等。

 

均匀传输线:如果导线上任一处的横截面都相同,比如同轴电缆,这样的传输线为均匀传输线,即阻抗处处相等。

 

瞬时阻抗:信号从在传输线上进行传输时,电流经过每一个地方所受到的阻抗为瞬时阻抗,对于均匀传输线,当材料相同,横截面积相同,则信号受到的瞬时阻抗也是恒定的。

 

特性阻抗:对于均匀传输线,信号在上面传播时,在任何一处受到的瞬时阻抗都是相同的,这个瞬时阻抗称为传输线的特性阻抗。

 

传输线的时延TD:通俗易懂的理解为信号从传输线的源端到终端所用的时间

 

以上基本概念介绍完了,我们开始步入正题。

 

我们大家在测试信号波形中遇到很多过冲,下冲,振铃现象,这些都属于信号完整性的问题。当然,这些现象产生的原因就是因为阻抗不匹配,因为有反射信号来回反弹。

 

阻抗不匹配的现象例如图1

 

出现阻抗突变时,为什么会出现反射信号?

 

1

 

那小编想问一下大家:为什么有反射信号?

 

根本原因:为了维持系统的平衡,边界处不可能出现电压不连续,否则会出现一个无限大的电场,也不可能出现电流不连续,否则会先交界面出产生净电荷。

 

下图2中:

 

Z1:左边的阻抗   Z2:右边的阻抗

 

Vinc:入射信号

 

Vtrans:穿过交界面的传输信号

 

Vrefl:反射信号

 

其中,ρ为反射系数                  

 

出现阻抗突变时,为什么会出现反射信号?

 

2

 

信号在传输过程中,如果遇到了阻抗不匹配,如图2则会出现反射信号,入射信号的一部分穿过突变处进入Z2,一部分反射回源端。

 

交界面两侧电压相同的条件为:Vinc+Vrefl=Vtrans

 

交界面两侧电流相同的条件为:Iinc-Irefl=Itrans

 

那么为什么我上面提到:出现阻抗突变时,为什么会出现反射信号,我们用公式来证明一下:

 

假如没有产生反射电压,并且要保持电压电流连续,是不是会有V1=V2I1=I2

 

Z1=V1/I1 Z2=V2/I2,那么如果出现了阻抗突变,即阻抗不匹配,那么Z1Z2,那么此时V1还等于V2吗?I1还等于I2吗?显然,肯定不相等。为了继续保持这种系统平衡,就出现了反射电压。

 

以上我就把为什么出现振铃的原因,为什么出现反射信号的原因解释清楚了。

 

小编还想给大家从原理上分析一下为什么会出现图1中的忽高忽低的波形。

 

先给大家上一个反弹图,如图4

 

出现阻抗突变时,为什么会出现反射信号?

 

4

 

410R为驱动器内阻,我们常见的驱动器内部一般都是TTL电路,它的内阻或者说输出电阻很小,一般十几欧姆。

 

450R为传输线的特性阻抗,就是说传输线上阻抗处处为50R

 

4R=-0.67,指的是信号从末端反射回源端的反射系数R=10-50/10+50=-0.67

 

4R=1,此图是我们没有加任何端接电阻,末端我们理解为开路,即阻抗无穷大。

 

R=无穷/无穷=1,即全反射。

 

我们入射信号为1V,即A点的信号幅值为1V,信号从A点到B点后会发生反射,因为B点处出现了阻抗突变,传输线为50R,终端为无穷大,因此发生了全反射,那么B点电压=入射信号+反射信号,其中反射信号为1V*RR=1=1V,入射信号为1V,那么B点第一次出现的电压为2V

 

B点处的反射信号1V返回A点后又会遇到阻抗突变,因为驱动器内阻10R和传输线50R不相等,那么反射回B点的电压为:1V*(-0.67)=-0.67V-0.67V电压又会到B点,在B点遇到阻抗突变,又会出现全反射,-0.67V又反射回A点,那么此时B点电压为:Vb=之前的2V+反射电压+入射电压=2-0.67-0.67=0.66V,以此类推。

 

大家将Vb点波形在时间-幅度坐标中画一下,就会发现为什么振铃是忽高忽低的波形了。就是这个反射信号的原因。

 

那么接下来我就给大家讲一下出现这种现象的时候,怎么解决,或者通常有几种解决方法。

 

Layou工程师解决+硬件工程师解决

 

Layout工程师能在尽可能优化的前提下:走线时尽量少打孔以及换层走线,因为打孔,就一定会出现阻抗不匹配,并且走线的时候尽量走Fly-by或者菊花链拓扑型走线。见图5

 

出现阻抗突变时,为什么会出现反射信号?

 

5

 

菊花链走线或者Fly-by走线缺点就是不容易做等长,比如DDR走线,T型容易做等长,这个就需要根据自己实际问题去选择。

 

走线不要出现直角,锐角,这个为什么不能这样干,这两种方式走线,在拐角处一定会出现阻抗不匹配,大家在纸上画一下就很容易理解,就当是做初中数学题了。

 

硬件工程师:加端接电阻

 

端接电阻:有5种(源端串联端接、终端并联端接、戴维南并联、RC端接、二极管端接)。我在工作中比较常用的是源端串联端接,RC端接,二极管端接,我们大家可能最常用的其实就是第一种。

 

关于我爱方案网

 

我爱方案网是一个电子方案开发供应链平台,提供从找方案到研发采购的全链条服务。找方案,上我爱方案网!在方案超市找到合适的方案就可以直接买,没有找到就到快包定制开发。我爱方案网积累了一大批方案商和企业开发资源,能提供标准的模块和核心板以及定制开发服务,按要求交付PCBA、整机产品、软件或IoT系统。更多信息,敬请访问http://www.52solution.com

220x90
相关资讯
晶振启动时间影响因素解析与优化方向

​晶振的启动时间,通常是指其通电后进入稳定振荡状态所需的时间。若启动时间过长,可从以下五个常见的影响因素方面进行优化。

解析RTC实时时钟芯片的工作原理

RTC(Real-Time Clock,实时时钟)芯片作为一种独立的专用计时器件,其核心功能包括提供稳定的日历时钟、在主电源断电后持续运行、支持定时中断以及输出高精度时间戳,为各类嵌入式系统提供可靠的时间基准。

无源晶振与有源晶振在MCU应用中的关联逻辑与选型指南

时钟系统是保障微控制器(MCU)稳定运行的核心,而晶振作为关键时钟源,主要分为无源晶振与有源晶振两种类型。下面将围绕工作原理、硬件接口、电气特性及其在MCU中的适配场景等维度,系统解析这两类晶振与MCU之间的关联逻辑。

VC-OCXO压控恒温晶振管脚功能定义解析

恒温晶振(Oven Controlled Crystal Oscillator,简称OCXO)是高精度频率源的核心组件,选用切型更优(如SC切、AT切高精度型)、封装应力极小的高Q值晶片,通过恒温槽的超精密控温,让晶振始终工作在零温度系数点,几乎消除温度引发的频率漂移。

晶振倍频干扰解决方案:从PCB布局优化到源头抑制与电路整改

晶振倍频干扰(即高次谐波辐射)是电磁兼容(EMC)设计中非常棘手的问题,通常表现为基频25MHz的5次、7次谐波(如125MHz、175MHz等)处辐射超标。该问题源于晶振输出方波信号包含丰富的高次谐波成分,若PCB布局不当,晶振及其走线极易构成高效辐射天线,导致电磁干扰增强。