长电科技宣布Chiplet高密度多维异构集成系列工艺已进入稳定量产阶段

发布时间:2023-01-6 阅读量:948 来源: 我爱方案网整理 发布人: Aurora

今日,长电科技宣布,公司XDFOI™Chiplet高密度多维异构集成系列工艺已按计划进入稳定量产阶段,同步实现国际客户4nm节点多芯片系统集成封装产品出货,最大封装体面积约为1500mm²的系统级封装。  

 

随着近年来高性能计算、人工智能、5G、汽车、云端等应用的蓬勃发展,要求芯片成品制造工艺持续革新以弥补摩尔定律的放缓,先进封装技术变得越来越重要。应市场发展之需,长电科技于20217月正式推出面向Chiplet(小芯片)的高密度多维异构集成技术平台XDFOI™,利用协同设计理念实现了芯片成品集成与测试一体化,涵盖2D2.5D3D Chiplet集成技术。  

 

经过持续研发与客户产品验证,长电科技XDFOI™不断取得突破,可有效解决后摩尔时代客户芯片成品制造的痛点,通过小芯片异构集成技术,在有机重布线堆叠中介层(RDL Stack InterposerRSI)上,放置一颗或多颗逻辑芯片(CPU/GPU等),以及I/O Chiplet/或高带宽内存芯片(HBM)等,形成一颗高集成度的异构封装体。一方面可将高密度fcBGA基板进行“瘦身”,将部分布线层转移至有机重布线堆叠中介层基板上,利用有机重布线堆叠中介层最小线宽线距2μm及多层再布线的优势,缩小芯片互连间距,实现更加高效、更为灵活的系统集成;另一方面,也可将部分SoC上互连转移到有机重布线堆叠中介层,从而得以实现以Chiplet为基础的架构创新,而最终达到性能和成本的双重优势。  

 

长电科技宣布Chiplet高密度多维异构集成系列工艺已进入稳定量产阶段

 

长电科技表示,目前,长电科技XDFOI™技术可将有机重布线堆叠中介层厚度控制在50μm以内,微凸点(µBump)中心距为40μm,实现在更薄和更小单位面积内进行高密度的各种工艺集成,达到更高的集成度、更强的模块功能和更小的封装尺寸。同时,还可以在封装体背面进行金属沉积,在有效提高散热效率的同时,根据设计需要增强封装的电磁屏蔽能力,提升芯片成品良率。  

 

Chiplet蓝海

 

Chiplet目前聚焦于高性能算力芯片,可以显著提升算力和能效,是持续提高集成度和芯片算力的重要途径。华为于2019年推出基于Chiplet技术的7nm鲲鹏920处理器;AMD20216月发布了基于台积电3D Chiplet封装技术的第三代服务器处理芯片,后于20223月推出了Milan-XCPU;英特尔的Intel Stratix 10 GX 10M FPGA也是采用了Chiplet技术。  

 

UCIe成立于20223月,是一个开放的产业联盟,旨在推广UCIe技术标准,构建完善生态,使之成为Chiplet未来片上互联标准,其发起人成员包括AMDArm、英特尔、台积电等半导体厂商以及Google CloudMeta、微软等十余家科技行业巨头。20228月,新增阿里巴巴、英伟达两家成员单位。  

 

Chiplet优势一:高集成度  

 

Chiplet可获得更高的集成度。通常来说,由于光刻掩膜版的尺寸限定在33mm*26mm,单个芯片的面积一般不超过800mm2,而Chiplet通过多个芯片的片间集成,可以在封装层面突破单芯片上限,进一步提高集成度。  

 

Chiplet能够提高芯片设计弹性,同时降低设计成本。SoC方案采用统一的工艺制程,导致SoC芯片上各部分要同步进行迭代。Chiplet芯片一般采用先进的封装工艺,将小芯片组合代替形成一个大的单片芯片,可以对芯片上的部分单元进行选择性迭代,迭代部分裸芯片后即可制作出下一代产品,加速产品上市周期。并且,Chiplet通过采用已知合格裸片进行组合,可以有效缩短芯片的研发周期及节省研发投入。同时Chiplet芯片通常集成应用较为广泛和成熟的芯片裸片,可以有效降低了Chiplet芯片的研制风险,从而减少重新流片及封装的次数,有效节省成本。  

 

Chiplet优势二:高良率  

 

Chiplet能够显著提高大型芯片的良率。一般的芯片生产中,一片晶圆都会切割出很多裸片。对于有缺陷且无法“修复”的芯片,剔除就可以了。在同样的缺陷分布情况下,晶圆上的裸片越大(分割的数量越少),缺陷的影响就越大(剔除的面积就约大)。Chiplet方案通过将大芯片分成更小的芯片,将单一裸片面积做小,有效地提高了芯片良率。  

 

Chiplet优势三:低成本  

 

随着工艺演进,实现相同功能的情况下单芯片面积几乎不会缩小,而Chiplet合理地将不用功能有效划分到不同工艺节点的芯片上,可以有效降低成本。在SoC设计中,模拟电路、大功率I/Os等对制程并不敏感,并无使用高端制程的必要,因此若将SoC中的功能模块划分为单独的Chiplet,针对其功能选择最为合适的制程,可以使芯片尺寸最小化,进而提高良率并降低成本。基于Chiplet设计的SoC还可对外采购具备特定功能的裸片(die)以节省自身的开发和验证成本。

 

关于我爱方案网

 

我爱方案网是一个电子方案开发供应链平台,提供从找方案到研发采购的全链条服务。找方案,上我爱方案网!在方案超市找到合适的方案就可以直接买,没有找到就到快包定制开发。我爱方案网积累了一大批方案商和企业开发资源,能提供标准的模块和核心板以及定制开发服务,按要求交付PCBA、整机产品、软件或IoT系统。更多信息,敬请访问http://www.52solution.com

相关资讯
折叠屏OLED市场格局生变:三星显示Q2逆袭登顶,三折屏量产在即

市场研究机构UBI Research最新报告显示,2024年第二季度全球折叠屏手机OLED面板出货格局出现显著变化。三星显示以52%的市占率重回行业首位,单季度出货量呈现指数级增长——其4月出货量仅为25万片,5月迅速攀升至178万片,6月维持153万片高位,季度总出货量达356万片。

全球首条人形机器人AI服务器产线落地休斯顿 量产进入倒计时

全球科技巨头英伟达与电子制造领军企业富士康正加速合作,计划于富士康美国休斯顿新建工厂部署人形机器人,用于生产英伟达下一代人工智能服务器。该项目预计于2025年第一季度投入运行,标志着人形机器人技术首次大规模应用于高端硬件制造产线。

日本显示巨头背水一战:JDI千亿亏损下的战略重组

日本显示器公司(JDI)于6月21日通过股东大会,正式批准了包括车载业务分拆、大规模裁员及技术转型在内的深度重组计划。这标志着连续11年净亏损(2024财年达782亿日元)的老牌面板企业,开启了创立以来最彻底的自我革新。

三星电子加速1c纳米DRAM量产,HBM4战略布局全面提速

三星电子近期在第六代1c纳米级DRAM晶圆测试中实现重大突破,良率跃升至50%-70%,较2023年不足30%的水平翻倍增长。这一进展源于其研发团队对芯片结构的重新设计,通过创新性架构调整显著提升能效与生产稳定性。此前因技术优化导致的量产延迟已通过激进投资策略弥补,三星正同步推进平泽工厂P3/P4生产线的设备部署,为年内启动大规模量产铺平道路。

尺寸缩小50%!Qorvo发布mMIMO/FWA专用射频方案

全球5G网络规模化部署面临射频系统集成度低、散热效率不足的核心挑战。Qorvo作为射频技术领导者,针对性推出两款高性能组件——QPQ3550 BAW滤波器和QPA9862预驱动放大器,通过系统级创新推动5G mMIMO基站与固定无线接入设备的性能跃迁。