MOS栅源(G-S)极下拉电阻有什么作用?

发布时间:2023-01-9 阅读量:2954 来源: 我爱方案网整理 发布人: Aurora

一、MOS管输入电阻很高,为什么一遇到静电就不行了?  

 

MOS管一个ESD敏感器件,它本身的输入电阻很高,而栅-源极间电容又非常小,所以极易受外界电磁场或静电的感应而带电(少量电荷就可能在极间电容上形成相当高的电压(想想U=Q/C)将管子损坏),又因在静电较强的场合难于泄放电荷,容易引起静电击穿。

 

MOS栅源(G-S)极下拉电阻有什么作用?

 

静电击穿一般分为两种类型:  

 

一是电压型,即栅极的薄氧化层发生击穿,形成针孔,使栅极和源极间短路,或者使栅极和漏极间短路;  

 

二是功率型,即金属化薄膜铝条被熔断,造成栅极开路或者是源极开路。    

 

二、MOS管被击穿的原因及解决方案?  

 

第一、MOS管本身的输入电阻很高,而栅源极间电容又非常小,所以极易受外界电磁场或静电的感应而带电,而少量电荷就可在极间电容上形成相当高的电压 (U=Q/C),将管子损坏。  

 

虽然MOS输入端有抗静电的保护措施,但仍需小心对待,在存储和运输中最好用金属容器或者导电材料包装,不要放在易产生静电高压的化工材料或化纤织物中。组装、调试时,工具、仪表、工作台等均应良好接地。要防止操作人员的静电干扰造成的损坏,如不宜穿尼龙、化纤衣服,手或工具在接触集成块前最好先接一下地。对器件引线矫直弯曲或人工焊接时,使用的设备必须良好接地。  

 

第二、MOS电路输入端的保护二极管,其导通时电流容限一般为1mA,在可能出现过大瞬态输入电流(超过10mA)时,应串接输入保护电阻。因此应用时可选择一个内部有保护电阻的MOS管应。还有,由于保护电路吸收的瞬间能量有限,太大的瞬间信号和过高的静电电压将使保护电路失去作用。所以焊接时电烙铁必须可靠接地,以防漏电击穿器件的输入端,一般使用时,可断电后利用电烙铁的余热进行焊接,并先焊其接地管脚。    

 

三、MOS栅源(G-S)极下拉电阻有什么作用?     

 

MOS是电压驱动元件,对电压很敏感,悬空的G很容易接受外部干扰使MOS导通,外部干扰信号对G-S结电容充电,这个微小的电荷可以储存很长时间。     

 

MOS栅源(G-S)极下拉电阻有什么作用?

 

在试验中G悬空很危险,很多就因为这样爆管,G接个下拉电阻对地,旁路干扰信号就不会直通了,一般可以10~20K。这个电阻称为栅极电阻。  

 

作用1:为场效应管提供偏置电压;  

 

作用2:起到泻放电阻的作用(保护栅极G~源极S)

   

MOS栅源(G-S)极下拉电阻有什么作用?

 

第一个作用好理解,这里解释一下第二个作用的原理。保护栅极G~源极S,场效应管的G-S极间的电阻值是很大的,这样只要有少量的静电就能使他的G-S极间的等效电容两端产生很高的电压,如果不及时把这些少量的静电泻放掉,他两端的高压就有可能使场效应管产生误动作,甚至有可能击穿其G-S极。这时栅极与源极之间加的电阻就能把上述的静电泻放掉,从而起到了保护场效应管的作用。

 

关于我爱方案网

 

我爱方案网是一个电子方案开发供应链平台,提供从找方案到研发采购的全链条服务。找方案,上我爱方案网!在方案超市找到合适的方案就可以直接买,没有找到就到快包定制开发。我爱方案网积累了一大批方案商和企业开发资源,能提供标准的模块和核心板以及定制开发服务,按要求交付PCBA、整机产品、软件或IoT系统。更多信息,敬请访问http://www.52solution.com

220x90
相关资讯
晶振启动时间影响因素解析与优化方向

​晶振的启动时间,通常是指其通电后进入稳定振荡状态所需的时间。若启动时间过长,可从以下五个常见的影响因素方面进行优化。

解析RTC实时时钟芯片的工作原理

RTC(Real-Time Clock,实时时钟)芯片作为一种独立的专用计时器件,其核心功能包括提供稳定的日历时钟、在主电源断电后持续运行、支持定时中断以及输出高精度时间戳,为各类嵌入式系统提供可靠的时间基准。

无源晶振与有源晶振在MCU应用中的关联逻辑与选型指南

时钟系统是保障微控制器(MCU)稳定运行的核心,而晶振作为关键时钟源,主要分为无源晶振与有源晶振两种类型。下面将围绕工作原理、硬件接口、电气特性及其在MCU中的适配场景等维度,系统解析这两类晶振与MCU之间的关联逻辑。

VC-OCXO压控恒温晶振管脚功能定义解析

恒温晶振(Oven Controlled Crystal Oscillator,简称OCXO)是高精度频率源的核心组件,选用切型更优(如SC切、AT切高精度型)、封装应力极小的高Q值晶片,通过恒温槽的超精密控温,让晶振始终工作在零温度系数点,几乎消除温度引发的频率漂移。

晶振倍频干扰解决方案:从PCB布局优化到源头抑制与电路整改

晶振倍频干扰(即高次谐波辐射)是电磁兼容(EMC)设计中非常棘手的问题,通常表现为基频25MHz的5次、7次谐波(如125MHz、175MHz等)处辐射超标。该问题源于晶振输出方波信号包含丰富的高次谐波成分,若PCB布局不当,晶振及其走线极易构成高效辐射天线,导致电磁干扰增强。