发布时间：2023-04-14 阅读量：26247 来源: 我爱方案网 作者: Doris
假设MCU的供电是3.3V，ADC能够测量的电压范围是0-3.3V，如果要测量如电池电压6V的这种场景，该怎么办呢？
很容易能够想到的方法是先进行电阻分压，将高于3.3V的电压分到ADC的量程内进行采集，最后再换算回实际电压。这就引入了一个问题，分压电压该选多大？比如进行1/2分压，是选2个1KΩ串联还是选两个1MΩ串联呢?电阻值能否随意选择呢？
先说结论：电阻不能随意选，首先它不能太大！
以STM32F103为例子，在数据手册中可以看到外部输入阻抗有一个最大值50kΩ的要求。
这个值是由下面的计算公式算出来的
需要注意的是输入阻抗的最大值并不是固定不变的，不是说只要小于50kΩ就可以，因为它和ADC时钟频率、采样周期、转换位数都有关系。比如上面表格中，当ADC时钟频率14Mhz，采样周期1.5 cycels，转换位数12时，最大输入阻抗就是0.4kΩ。
Tab 46标称的最大输入阻抗50kΩ，是在ADC时钟频率14Mhz，采样周期55.5 cycles，转换位数12时计算出来的值,它同时也是ADC模块所能接受的最大值 (受硬件决定，这也是为什么Tab 47最后两行写NA的原因，虽然根据公式也能算出来一个比50更大的值)。
简单来说，可以这么理解：因为ADC内部的采样保持电路(电容组成)，如果外面的电阻大，就会导致RC电路充电时间长，如果采样周期小，就会引起电容在没完全充满电的情况下就被采集，自然ADC得到的数就不准。
从提高ADC采样速率的角度来说，电阻越小，RC充放电速度快，ADC的采样速率就能更高。不过电阻小，会增大功耗，在对功耗有要求的场合，这个电阻还不能选的太小。
对于必须低输入阻抗，同时又需要低功耗的场合，可以先用大电阻分压，后面再用运放跟随器的方式。
电阻大小的问题说完了，还有最后一个问题，等效输入阻抗和第一幅图里的两个串联分压电阻是什么关系？等效输入阻抗是R1、还是串联值R1+R2，还是并联值R1*R2/R1+R2
呢？这个问题曾困惑了我好久，当年上学时学的理论知识全交给老师了
。
这个问题可以这么简单想，假设R2是0Ω，进入到ADC的电压就是GND，和R1是多大就没关系了，等效输入阻抗就是0Ω。再假设R2无穷大，等于是断开，电阻只有R1了。这么一想答案就清晰了吧，等效输入阻抗是两个分压电阻的并联。
来源： TopSemic嵌入式
IR:6红外芯片通过实质性的技术创新，显著提升了在面部识别、智能传感器和节能系统等应用中的关键性能（亮度、效率和图像质量）。它在人眼不可见的红外领域展现出卓越表现，特别是在安防领域以更高亮度、更低功耗和更优画质设定了新的距离覆盖和可靠性标准。
工业设备加速迈向电动化，对稳健、高效、适应性强的电池充电器需求激增。无论是手持工具还是重型机械，充电器必须应对严苛环境和全球通用电压输入（120-480 Vac），并优先满足小型化、轻量化及被动散热的设计要求。在这一关键任务中，功率因数校正（PFC）级的拓扑选择至关重要，它直接影响着系统效率、尺寸和成本。本文将剖析现代工业充电设计的核心挑战，重点对比传统升压 PFC 与日益流行的图腾柱 PFC 拓扑方案，并探讨碳化硅（SiC）MOSFET 如何颠覆性地赋能高效率解决方案，为工程师提供清晰的设计指导。
技术的迅猛发展持续推动着商业、工业及汽车等领域对耐高温集成电路（IC）的迫切需求。然而，高温环境会显著劣化集成电路的性能、可靠性与使用寿命，形成亟待解决的技术瓶颈。本文旨在系统分析高温对IC的物理影响，深入剖析高结温带来的核心挑战，并探讨针对高功率应用的有效设计应对策略。
安森美（onsemi）推出的碳化硅共源共栅场效应晶体管（Cascode FET），通过创新架构融合SiC JFET与低压硅MOSFET，成功解决了SiC JFET常开特性的应用瓶颈。该设计兼具SiC材料的高效优势与硅器件的易控特性，在硬开关与软开关场景中展现显著性能提升。本文将深入剖析其结构原理及核心优势。
在现代电子系统的设计中，晶振作为提供稳定时钟信号的“心脏”，其性能直接影响着整个系统的可靠性与效率。面对差分晶振与无源晶振（晶体谐振器） 这两类核心时钟源，工程师们往往需要在性能、成本、设计复杂度与抗干扰能力之间寻求微妙的平衡。这两者绝非简单的引脚差异，而代表了截然不同的工作原理与设计哲学：
