发布时间：2023-04-14 阅读量：26212 来源: 我爱方案网 作者: Doris
假设MCU的供电是3.3V，ADC能够测量的电压范围是0-3.3V，如果要测量如电池电压6V的这种场景，该怎么办呢？
很容易能够想到的方法是先进行电阻分压，将高于3.3V的电压分到ADC的量程内进行采集，最后再换算回实际电压。这就引入了一个问题，分压电压该选多大？比如进行1/2分压，是选2个1KΩ串联还是选两个1MΩ串联呢?电阻值能否随意选择呢？
先说结论：电阻不能随意选，首先它不能太大！
以STM32F103为例子，在数据手册中可以看到外部输入阻抗有一个最大值50kΩ的要求。
这个值是由下面的计算公式算出来的
需要注意的是输入阻抗的最大值并不是固定不变的，不是说只要小于50kΩ就可以，因为它和ADC时钟频率、采样周期、转换位数都有关系。比如上面表格中，当ADC时钟频率14Mhz，采样周期1.5 cycels，转换位数12时，最大输入阻抗就是0.4kΩ。
Tab 46标称的最大输入阻抗50kΩ，是在ADC时钟频率14Mhz，采样周期55.5 cycles，转换位数12时计算出来的值,它同时也是ADC模块所能接受的最大值 (受硬件决定，这也是为什么Tab 47最后两行写NA的原因，虽然根据公式也能算出来一个比50更大的值)。
简单来说，可以这么理解：因为ADC内部的采样保持电路(电容组成)，如果外面的电阻大，就会导致RC电路充电时间长，如果采样周期小，就会引起电容在没完全充满电的情况下就被采集，自然ADC得到的数就不准。
从提高ADC采样速率的角度来说，电阻越小，RC充放电速度快，ADC的采样速率就能更高。不过电阻小，会增大功耗，在对功耗有要求的场合，这个电阻还不能选的太小。
对于必须低输入阻抗，同时又需要低功耗的场合，可以先用大电阻分压，后面再用运放跟随器的方式。
电阻大小的问题说完了，还有最后一个问题，等效输入阻抗和第一幅图里的两个串联分压电阻是什么关系？等效输入阻抗是R1、还是串联值R1+R2，还是并联值R1*R2/R1+R2
呢？这个问题曾困惑了我好久，当年上学时学的理论知识全交给老师了
。
这个问题可以这么简单想，假设R2是0Ω，进入到ADC的电压就是GND，和R1是多大就没关系了，等效输入阻抗就是0Ω。再假设R2无穷大，等于是断开，电阻只有R1了。这么一想答案就清晰了吧，等效输入阻抗是两个分压电阻的并联。
来源： TopSemic嵌入式
在硬件调试中，许多工程师在测量晶振时发现两端都有电压，例如1.6V，但没有明显的压差，第一反应可能是怀疑短路。
在电子设备中，CMOS有源晶振作为核心时钟源，其供电电压与输出特性直接影响系统稳定性。然而，高频方波信号的测量常因工具选择不当而产生误差：传统万用表的交流档基于正弦波有效值校准，测量方波时误差可达40%以上，而示波器通过直接捕获峰峰值（Vpp）和频域特性，可精准反映晶振的幅值、占空比及起振状态。本文将从有源晶振的电压特性（如YSO110TR系列兼容1.8-3.3V宽压供电）切入，解析万用表直流档的半压测量原理（3.3V供电时显示约1.65V），并对比示波器在探测CMOS方波时的关键技术参数（如探头衰减档位选择与接地优化），为工程师提供兼具理论基础与实践价值的测量方案参考。
加速度灵敏度是晶体振荡器对任何方向施加的外力的固有灵敏度。石英振荡器确实提供了我们所有人每天都依赖的电子设备的心跳。石英的有用之处在于，如果施加电压，石英将开始振动。不利的一面是，如果施加振动，石英会产生电压。该电压显示为相位噪声，并且是真正的阻力。
在很多电路中，系统晶振时钟频率很高，干扰谐波出来的能量也强，谐波除了会从输入与输出两条线导出来外，也会从空间辐射出来，这也导致若PCB中对晶振的布局不够合理，会很容易造成很强的杂散辐射问题，并且一旦产生，很难再通过其他方法来解决，所以在PCB板布局时对晶振和CLK信号线布局非常重要。
为落实中美经贸高层会谈的重要共识，自2025年5月14日12时01分起，调整对原产于美国的进口商品加征关税措施。由34%调整为10%，在90天内暂停实施24%的对美加征关税税率。这一政策调整旨在缓和贸易摩擦，促进双边经贸合作，但也进一步凸显了供应链自主可控的重要性。才能在激烈的市场竞争中脱颖而出，实现可持续发展。YXC晶振断凭借优异的成本资源及质量，与国外逐渐缩小差距，并在市场上获得大众认可。
