发布时间：2024-06-17 阅读量：2681 来源: 综合自网络 发布人: wenwei
【导读】作为电子设备的心脏，电源的设计与布局布线质量，将直接关系到整个系统的稳定性和效率。优化策略包括器件摆放、数据手册参考、主回路布局和布线铺铜等。还需注意过孔、焊接、反馈路径和电感处理。那么电子工程师该如何惊喜打造电源PCB，确保电源供应的稳定、高效安全？
一、电源 PCB 走线
（1）线宽：根据铜箔厚度、走线电流、温度来确定走线宽度，一般来说越宽越好。同时需要注意的是电源岛上被过孔打碎的地方也需要注意有效线宽。
（2）电源部分远离 RF 电路。高频容易干扰低频。
（3）电源走线在相同层应尽量避免与其他信号线平行， 若无法避免，则中间需加包地，且包地宽度保证 3~5W 宽度；电源走线与相邻层的其他信号线避免重叠或者平行，但可以是正交的。
（4）DC-DC 电路的输出部分需要先经过滤波电容，然后才能通过过孔传递至各层，且此处的过孔至少要 2~3 个。同时 DC-DC 的反馈走线要尽量短。
（5）各芯片电源输入脚的滤波电容尽可能的靠近芯片，且要尽量保证电容到芯片引脚不再有过孔。
（6）电源输入脚若有多个滤波电容，要按照从大到小的顺序排列，小电容尽量靠近电源输入脚。
（7）同一个电源给多个电路供电的时候， 电源要用星型连接，在星型节点位置放置大电容滤波，尽量使各个供电保持独立。
（8）电源的回路面积要小，回路面积大了容易引起辐射。
（9）电源部分的电解电容需要远离发热大的器件。电解电容随着温度升高其容值会大幅度下降。
二、电源PCB的布局布线优化策略
①器件摆放
大型电容、电阻与小型器件摆放时，应选择中心对齐，避免边缘对齐导致的焊接问题。
②数据手册参考
在布局布线电源芯片前，应详细阅读数据手册，确保设计符合芯片要求。
③主回路布局
对于开关电源，应明确VIN、VOUT的主回路布局，确保器件摆放紧凑且有序。
④布线与铺铜
布线主要采用铺铜处理，确保电流流通的顺畅。同时，走线宽度应满足电流需求，如20mil走线可过1A电流。
⑤过孔与焊接
输入、输出回路的过孔数量应平衡，并采用十字连接提高焊接效果。
⑥反馈路径
FB或SENS信号的走线应保持稳定，通常采用20mil宽度。
⑦电感处理
电感下方避免布线，且需进行挖空处理，以减少干扰。多路输出时，电感应垂直摆放。
⑧电容布局
电容应紧邻芯片管脚，确保滤波效果最佳。
馈线终端（FTU）挂在10kV线路上无人值守，站所终端（DTU）部署在开闭所、环网柜承担配网开关监控与故障处理，电力监控装置在变电站持续运行。设备投运之后，软件迭代、故障修复和安全防护并不会随交付结束。
i.MX 8M Plus 是 NXP 首款集成专用 NPU 的应用处理器，采用 14nm FinFET 工艺，4×Cortex-A53@1.8GHz + Cortex-M7@800MHz 异构多核架构，内置 2.3 TOPS NPU，自发布以来在工业自动化、边缘 AI 网关、机器视觉等场景广泛落地。 今日正式发布 MYC-JS8MPQ 核心板及开发板——继 MYC-JMX95X（i.MX95）、MYC-JR3576（RK3576）之后，第三款 SMARC 标准核心板。至此，SMARC 产品线已覆盖 NXP i.MX8m Plus、i.MX95 及瑞芯微 RK3576 三大平台，为客户提供从国际大厂到国产平台引脚全兼容的标准化选型方案。
在晶振选型和电路设计中，pF 和 ppm 是两个出现频率极高的参数，但它们代表完全不同的物理意义。pF 关乎晶振“能否精确振荡在标称频率上”，而 ppm 则描述晶振“频率偏差有多大”。理解这两个参数，是正确使用晶振、保证系统时钟精度的前提。
在时钟芯片选型时，工程师的注意力往往全被抖动（Jitter）、频点、输出电平等电气参数吸走，封装常被当成“最后才看的那一栏”。但真正到画板、贴片、过回流焊、做 EMC 测试时，封装往往会跳出来决定项目进度：同一个料号换一个封装，引脚电感、散热路径、PCB 层数、能否手工返修，全都不一样。本文结合常见的时钟芯片（RTC、时钟发生器、时钟缓冲器），把常见的封装类型、各自的适用场景，以及“如何选择这类芯片封装”的底层逻辑讲清楚。
选晶振，只看 "多少 MHz" 够吗？对于普通应用，频率、精度、温度范围往往是主要选型指标；但到了高速通信、射频、GNSS、测试测量等高性能系统中，除了 "频率对不对"，时钟信号够不够 "干净" 同样关键 —— 这就引出晶振选型中一个绕不开的核心指标：**相位噪声（Phase Noise）**。简单来说，真实的晶振输出并不是一条绝对理想的频率线，载波附近总会存在一定的相位波动和噪声；相位噪声越低，代表参考时钟的频谱越纯净，也越有利于降低时钟噪声对系统的影响。换句话说，高质量参考时钟的起点，不只是频率准确，更是信号的 "纯净度"。
