发布时间:2025-02-24 阅读量:2180 来源: 综合网络 发布人: bebop
许多过程控制传感器,例如热敏电阻和应变计电桥,都需要的偏置电流。通过添加单个电流设置电阻器 R 1,您可以配置电压参考电路 IC 1 以产生恒定且的电流源(图 1 )。然而,信号源的误差取决于 R 1 和 IC 1的精度 ,并影响测量精度和分辨率。尽管您可以指定精度超过常用电压基准 IC 精度的高精度电阻,但基准电压源的误差决定了该电流源的精度。尽管制造商限度地降低了电压基准的温度敏感性和输出电压误差,但对电源变化的敏感性可能会影响其精度,特别是在必须在较宽电源电压范围内运行的过程控制应用中。
图 1 一对共源共栅连接的 JFET 可降低电源电压波动对电流源精度的影响。
一对共源共栅连接的 JFET Q 1 和 Q 2形成恒流源,限度地降低参考电路对电源电压波动的敏感度,并将 IC 1的工作电压扩展至超过其 5.5V 额定值。此外,Q 1 和Q 2 有效地将电流源的等效电阻从几兆欧增加到几乎千兆欧范围。在电路的诺顿模型中,等效电阻代表理想电流源上的并联电阻。
当栅源偏置电压为 0V 时,N 沟道 JFET 在饱和漏极电流下作为耗尽型器件运行。与需要栅极偏置电压才能导通的耗尽型 MOSFET 不同,JFET 在默认导通状态下工作,需要栅极偏置电压来切断导通。当其栅源电压相对于源极变得更负时,JFET 的漏极电流在夹断电压处变为零。 JFET 的漏极电流大致随其栅极偏压变化: I D ≈I DSS ×(1+V GS /V P ) 2,其中 I D 为漏极电流,I DSS 为饱和漏极电流,V GS 为栅极至栅极电压。 -源电压,V P 是夹断电压。
假设IC 1的输出电压V REF保持恒定在1.8V。由于输出电压驱动Q 2的栅极,因此IC 1的输入电压V IN等于V REF –V GS(Q2),即1.8V–(–1.2V)=3V。因此,Q 2的栅源电压保持在其1.2V的标称夹断电压,并且随着电流源的微小变化而同步变化。当电源电压从 3V 变化到 30V 以上时,输入电压几乎保持恒定,正如您所期望的,因为 V REF 也保持恒定。共源共栅 FET 配置使电流源的诺顿等效电阻超过了电压基准和单独的 R 1 的电阻 。您可以使用单个 JFET,但堆叠两个 JFET 可以进一步增强电路的有效阻抗。请注意,IC 1 不会降低精度,因为 JFET 使 IC 1的输入电压几乎保持恒定,并且 IC 1 有效地消除了初始栅源电压变化以及 Q 1 和 Q 2 引入的温度影响。
由V IN、V REF和V GS(Q2)组成的基尔霍夫电压环路中的负反馈允许漏极电流达到满足Q 2传输方程的 平衡偏置点。 Q 2的漏极电流由 (V REF /R 1 ) 加上 IC 1的内部“内务”电流 I GND之和组成,保持恒定。添加 Q 1可以将 Q 2输出阻抗 的影响降低到微不足道的程度。调整 R 1的值 可在 200 ?A 至 5 mA 的有用范围内改变电路的输出电流,其中 Q 2的饱和漏极电流规格规定了上限。如果您选择具有较高饱和漏极电流的 JFET,请确保不超过 Q 1的功耗。
请注意,电路的电源电压下限必须超过电路的顺从电压 3V 加上传感器引入的压降:I SOURCE ×R 2。电路的电源电压上限不得超过I SOURCE ×R 2 +30V。例如,向 1kΩ 压力传感器桥 R 2提供 2.5mA 的电流,将电源电压范围限制为 5.5 至 32.5V。该电路的输出电流在很宽的电源电压范围内变化小于 1 A(图 2 )。
图 2 将 R 1设置 为 1 kΩ、750Ω 和 510Ω 的值可提供大约 1.8、2.5 和 3.6 mA 的输出电流,这些电流对宽范围的电源电压不敏感。
根据IDC最新发布的企业级存储市场追踪数据,2024年中国存储产业迎来结构性增长拐点。全年市场规模达69.2亿美元,在全球市场占比提升至22%,展现出强劲复苏态势。以浪潮信息为代表的国内厂商持续突破,在销售额(10.9%)和出货量(11.2%)两大核心指标上均跻身市场前两强,标志着本土存储生态的成熟度显著提升。
全球消费电子巨头索尼集团近期被曝正酝酿重大战略调整。据彭博社援引多位知情人士透露,该集团拟对旗下核心半导体资产——索尼半导体解决方案公司(SSS)实施部分分拆,计划于2023年内推动该子公司在东京证券交易所独立IPO。该决策标志着索尼在半导体产业布局进入新阶段,同时也预示着全球图像传感器市场格局或将发生重要变化。
在2025上海国际车展上,移远通信推出的全新车载蜂窝天线补偿器引发行业关注。该产品通过双向动态补偿、微秒级频段切换及混频电路集成等核心技术,解决了车载通信中长期存在的射频链路损耗难题,为智能网联汽车提供稳定高效的通信支持。本文将从技术优势、竞争分析、应用场景及市场前景等多维度解读这一创新方案。
在全球DRAM市场格局加速重构的背景下,三星电子近期宣布将跳过第八代1e nm工艺节点,转而集中资源开发基于垂直通道晶体管(VCT)架构的下一代DRAM技术。据内部路线图显示,三星计划在2027年前实现VCT DRAM量产,较原定计划提前一个世代。该技术通过三维堆叠晶体管结构,将存储单元面积缩减30%,并利用双晶圆混合键合工艺解决信号干扰问题,被视为突破传统平面工艺物理极限的核心方案。
2025年4月28日,京东方科技集团股份有限公司(以下简称“京东方”)发布2025年第一季度财报,以多项核心经营指标的历史性突破,彰显其作为全球半导体显示龙头企业的强劲发展动能。报告期内,公司实现营业收入505.99亿元,同比增长10.27%,创下一季度收入新高;归属于上市公司股东的净利润达16.14亿元,同比大幅增长64.06%,扣非净利润13.52亿元,同比飙升126.56%。这一业绩表现得益于其“屏之物联”战略的深化落地,以及“1+4+N+生态链”业务架构下各板块的协同创新。