面板级封装技术崛起：重塑AI芯片制造的效率与成本格局

【导读】随着人工智能与高性能计算需求爆发，传统晶圆级封装产能瓶颈日益凸显。扇出型面板级封装（FOPLP）通过“化圆为方”的创新设计，将芯片封装基板从圆形晶圆升级为方形面板，大幅提升生产效率和成本效益。行业数据显示，FOPLP基板面积利用率超95%，较晶圆级封装提升10%以上，单位成本降低约66%。这一技术正成为台积电、日月光、力成等巨头争夺下一代AI芯片封装市场的关键筹码。

技术突破：从材料革新到规模化量产

FOPLP的核心优势在于基板尺寸灵活性与异构整合能力。目前主流厂商采用三类尺寸：

  ●   300×300mm：日月光量产线已应用于电源管理芯片，台积电2026年实验线将率先验证该尺寸；

  ●   600×600mm：日月光2025年底试产，目标2026年成为行业标准，单片可封装芯片数量较圆形基板提升数倍；

  ●   玻璃基板创新：英特尔、三星积极研发玻璃通孔（TGV）技术，其超低平坦度与高散热性可满足120mm×150mm超大芯片需求，预计2027年后进入商用。

台系三强竞逐：命名策略暗藏技术路线

三大厂商通过差异化技术命名强化市场定位：

1. 台积电CoPoS（Chip-on-Panel-on-Substrate） 定位高端AI/HPC芯片，2026年在采钰设立实验线，2028年嘉义量产工厂投产后将服务英伟达Blackwell架构芯片。其技术本质是CoWoS的“面板化”延伸，通过方形设计扩大芯片产出。

2. 日月光FoCoS（Fan Out Chip on Substrate） 依托十年研发积累，从300mm升级至600mm面板，2025年三季度试产。其创新点在于整合CPO（共封装光学）技术，实现GPU与内存的同板集成。

3. 力成PiFO（Pillar integration FO） 全球首家实现FOPLP量产的企业（2019年），技术成熟度领先。新竹产线已为联发科电源管理芯片供货，未来聚焦AI逻辑芯片异质整合。

市场需求：AI与通信芯片驱动产能扩张

  ●   英伟达：原计划2026年导入FOPLP，因CoWoS产能紧张提前至2025年用于GB200，预计2025年出货150-200万颗；

  ●   AMD/高通：与日月光合作开发PC CPU及射频芯片封装方案，首批订单锁定600mm面板产线；

  ●   5G通信场景：FOPLP可集成滤波电路与异构芯片，提升射频前端模组性能，推动物联网设备小型化。

中国产业链进展：设备与材料国产化提速

中国大陆企业正加速布局FOPLP生态：

  ●   设备端：Manz亚智科技已交付300-700mm RDL制程设备，支持玻璃基板电镀工艺；

  ●   封测端：华天科技控股子公司盘古半导体启动FOPLP产业化项目，2024年完成厂房封顶；

  ●   材料端：华海诚科开发适用于FOPLP的环氧塑封料，通过客户验证并小批量供货。

挑战与趋势：良率与标准化成关键

当前FOPLP大规模应用仍面临两大挑战：

1. 翘曲控制：面板尺寸增大导致材料热膨胀系数差异放大，影响线路精度（目前600mm良率未达量产阈值）；

2. 供应链协同：玻璃基板、蚀刻液等材料尚未形成统一标准，需设备商与封测厂联合开发。行业预测，2026-2027年全球FOPLP产能释放后，先进封装市场将形成CoWoS、FOPLP、Chiplet三足鼎立格局，中国市场份额有望从2024年的698亿元增至2025年的852亿元。