JTAG Live支持含各种RISC和DSP核的SoC调试

新闻事件：
    *  JTAG 宣布JTAG Live增加一系列新的完整的调试工具
事件影响：
    *  CoreCommander工具使工程师激活一系列流行的核的OCD模式
    *  CoreCommander工具支持ARM、Cortex、X-Scale、PowerPC、TriCore等

JTAG 科技公司近日宣布JTAG Live增加一系列新的完整的调试工具，供使用各种RISC和DSP核的DSP和微处理器系统的调试之用。运用JTAG Live CoreCommander，工程师可以激活一系列流行的核的片上调试（OCD）模式，有效地进行“以核为中心＂的测试。

如今，许多器件里面都有JTAG（IEEE 1149.1标准）边界扫描寄存器（BSR），广泛用于数字和混合信号设计的测试接入，然而，仍然有数量可观的微处理器和DSP的边界扫描测试寄存器不足甚至根本就没有。对于电子测试工程师来讲，当他们想用其他方测试处理器或者测试有关的各种外设设备时，这个状况“令人感到沮丧”。

对于诊断包含“死核＂的电路板的故障，不论是设计调试还是修理，CoreCommander软件都是理想的工具，因为它不需要用电路板上的代码来设置存储器的读出和写入。在生产过程的测试中，边界扫描寄存器不足的器件也可以更好地利用起来，因为运用CoreCommander实现的功能提高了故障覆盖率。由于CoreCommander是在Python的基础上研制出来的，它完美地弥补了JTAG科技公司的Script产品，能够访问ADC和DAC这类模拟部件，并且可以对整个边界扫描器件进行同步测试。

这个解决方案利用其中的处理器核的内置仿真/调试功能对关键的处理器核进行控制，是测试工程师设计的工具，供测试工程师使用，现在供货。由于JTAG CoreCommander有两种运作方式，即“互动模式＂和“Python嵌入模式＂，可以很快学会，而且容易使用。

•互动模式 – 使用者可以从一项设计中选择它支持的器件，并用“手动”方式选择寄存器访问命令或者从互动窗口并通过它支持的控制器针对目标设计进行存储器数据的读出和写入。指令序列可以从交互式窗口输出，并且作为Python 脚本的一部分重放。

•Python嵌入模式－使用JTAG 科技公司的Script 产品中的类似结构，CoreCommander的功能可以嵌入到Python代码中，建立可重复使用的测试模块，用于特定的测试。

为用户提供例子，用户可以通过核的运作对RAM进行测试，或者建立闪存编程功能。