发布时间：2012-05-29 阅读量：1201 来源: 我爱方案网 作者:
高端观点：
* 音频和语音技术技术的创新将成为下一个市场引爆点
* 所有的应用处理器供应商都意识到从主CPU减去音频处理负荷的重要性
* 在语音处理市场需求也在迅速放大
* CEVA-TeakLite-4架构为客户带来了综合成本优势
瞄准特定应用提供深度、整体解决方案，已经成为全球IP核供应商的一个策略取向。因此，确定未来的潜力市场，成为IP核供应商的重要发展指南。“音频和语音技术的创新将成为下一个市场引爆点”——全球领先的DSP内核授权厂商CEVA市场拓展副总裁Eran Briman先生在接受我爱方案网采访时做出了他的判断。
音频和语音市场驱动
Eran Briman分析，从音频处理方面来讲，当前音频编解码技术已经成熟，行业的兴趣点正在向音频后处理技术转移。消费者改善其移动设备音频输出——包括扬声器和耳机——品质的需求，大屏幕平板显示器提升音质的需要，以及主流消费电子厂商对产品音质要求的提高，都在驱动市场需求的发展。而音频后处理功能对于现有的应用处理器性能来说将是一个巨大的挑战，因此通过功能强大的高功效音频DSP实现音频处理工作，为应用处理器减负（off loading）成为设计开发者重要的考虑。“所有的应用处理器供应商都意识到从主CPU减去音频处理负荷的重要性，OS厂商也在考略支持这项功能，这也是中国厂商常规的做法。” Eran Briman表示。他透露，根据CEVA的比对测试，采用CEVA的DSP进行音频处理，比采用ARM处理器将节省10倍的功率。
同时在语音处理市场，Eran Briman认为市场需求也在迅速放大——语音Codec正在走向宽带和超宽带，如VoLTE和VoIP应用转向宽带语音编解码器需要更高性能的DSP；Apple推出的Siri语音识别技术也为语音处理技术找到了一个新的应用；同时智能电视厂商也在考虑将语音识别功能集成到电视操控的人机界面中；而电信运营商也在将语音清晰度作为服务差异化的重要手段，其对于移动终端语音品质的要求也在提高。语音市场也将为DSP内核需求的增长提供动力。
新一代32-bit音频和语音DSP架构
因应这样的市场需求，CEVA推出了新一代针对音频和语音市场的低功耗、可扩展DSP架构框架CEVA TeakLite-4。这是CEVA第二代32-bit音频处理器架构。由于采用了PSU 2.0功率调节单元，与上一代产品相比，在利用Dolby Mobile 3+后处理来进行MP3解码时，CEVA-TeakLite-4的芯片面积缩小了25%，所需功耗降低了30%。CEVA TeakLite-4的最小配置，规模低于10万系统门，能够使芯片成本得到很好的控制。在性能上，CEVA-TeakLite-4最多可以配置4个MAC，对于256点复杂的FFT运算，少于1500个周期。
CEVA-TeakLite-4架构目前提供给四款相互兼容的DSP系列内核，以满足不同的应用需求。CEVA-TL410和CEVA-TL411 DSP分别提供的单个32x32位乘法器和两个32x32位乘法器，针对语音、音频编解码器和hubs应用， CEVA-TL420和CEVA-TL421 DSP增加了全cache的存储器子系统和AXI系统接口，目标市场是应用处理器和家庭音频SoC。利用可变的10级流水线结构，CEVA-TeakLite-4架构可从不到100K门的超低功耗的面积优化实施方案扩展到适用于高端SoC的28nm工艺下主频1.5GHz的方案。
.png)
图一，CEVA-TeakLite系列DSP架构产品规划
显著的成本优势
Eran Briman特别强调了CEVA-TeakLite-4架构为客户带来的综合成本优势。由于可根据具体应用进行配置，客户可以选择可选的计算单元和ISA，TeakLite-4最小的配置少于10万门，而以前16-bit的DSP也需要这样的规模。同时由于采用了16/32位指令集，可以支持更小的存储器；流水线还可以支持较慢的存储器，这也有助于设计者降低成本。未来减少用户的开发周期，CEDA还提供包括编译器、工具和开发板的经过优化的完整的SDK，90多个音频和语音codec，专用于音频后处理的算法等。此外，CEVA-TeakLite-4与先前各代CEVA-TeakLite架构完全兼容，确保在CEVA-TeakLite架构下优化的所有语音和音频编解码器组合均可在CEVA-TeakLite-4上运行，并具有更高的效率。“我们希望在电路规模、存储器、拥有成本和上市时间等多方面，为客户提供成本优化。” Eran Briman说。
据悉，CEVA-TeakLite-4 DSP系列的首批产品将于2012年第二季和第三季提供授权。
.png)
图二，CEVA-TeakLite-4结构框图
半导体存储技术领域迎来重大突破。2025年5月22日，韩国半导体龙头企业SK海力士正式发布全球首款搭载321层1Tb TLC 4D NAND闪存的UFS 4.1移动存储解决方案。该创新产品的核心突破在于通过业界最高层数堆叠技术，实现了存储密度与能效比的双重跃升，标志着移动端存储器正式迈入超薄化与AI适配的新纪元。
2025年5月22日，技术领先的CMOS图像传感器供应商思特威（SmartSens，股票代码：688213）正式发布新一代4MP智能安防图像传感器SC4336H。作为首款基于DSI™-3工艺技术打造的产品，SC4336H通过创新性技术架构与工艺优化，在高感光性能、近红外灵敏度、噪声抑制及功耗控制等方面实现突破，标志着智能安防图像传感器迈入高性能与低功耗深度融合的新阶段。
2025年5月21日，AMD在台北国际电脑展（Computex 2025）正式发布基于Zen 5架构的Ryzen Threadripper 9000系列处理器，标志着高性能计算（HPC）领域迈入新纪元。该系列分为面向工作站的专业级PRO系列（如9995WX）和高端桌面（HEDT）的非PRO系列（如9980X），最高配备96核192线程、128条PCIe 5.0通道及8通道DDR5-6400内存支持，计划于7月上市。这一发布不仅延续了AMD在多核性能上的统治地位，更通过技术革新进一步巩固其在AI、科学计算等领域的竞争优势。
在全球半导体设计复杂度持续攀升的背景下，时序收敛已成为芯片流片成功的关键挑战。西门子数字工业软件公司于2025年5月宣布与美国EDA初创企业Excellicon达成收购协议，旨在通过整合后者在时序约束开发、验证及管理领域的领先技术，强化其集成电路设计工具链的完整性与竞争力。此次并购标志着西门子EDA向全流程解决方案的进一步延伸，其产品组合将覆盖从约束文件编写到物理实现的完整闭环。
随着生成式AI模型的参数量突破万亿级别，数据中心单机架功率需求正以每年30%的速度激增。传统54V直流配电系统已逼近200kW的物理极限，而英伟达GB200 NVL72等AI服务器机架的功率密度更是突破120kW，预计2030年智算中心机架功率将达MW级。为此，英伟达在2025年台北国际电脑展期间联合英飞凌、纳微半导体（Navitas）、台达等20余家产业链头部企业，正式成立800V高压直流（HVDC）供电联盟，旨在通过系统性技术革新突破数据中心能效瓶颈。
