基于高速信号链提高医学成像质量的设计

与此同时，厂商还必须提高其系统标准，包括特定电子组件的尺寸、功耗以及性能。系统某一方面的性能增强也许会给其他方面带来挑战。仅仅增加传感器和信号链，可能会引发包括系统尺寸及功耗增大在内的不利影响。但是，用于医学成像系统的最新一代信号链组件使医疗系统设计人员既能改善信号链密度和功耗，同时又不影响动态性能--即系统同时实现更高的成像质量、更低的功耗及更小的尺寸。

1 医学成像接收链的组成元件

对于大多数典型医学成像应用来说，传感器阵列的每个元件都需要其自己的信号链从而将传感器的小信号响应传送并转换成一个 fit （one fit） 以进行数字信号处理。因为成像应用传感器的信号响应性质不尽相同，因此信号转换过程中通常离不开三个主要有源组件。首先是低噪声放大（LNA），其主要功能是将模拟系统的噪声系数 （NF） 尽可能地固定在一个较低水平。在 LNA 之后是对信号进行增益的另一个放大级，以实现与末级（即模数转换器 （ADC））输入范围的最佳匹配。

诸如 MRI 的应用（其通常在信号振幅方面摆幅不大）可以使用固定增益级。但是，如果系统在信号强度（如超声波）方面存在很大差异，那么该系统则需要可变增益放大器（VGA），并且需要在 ADC 之前使用可编程增益放大器 （PGA）。经过 ADC 以后，模拟信号将被转换成数字信号并准备发送至系统的数字信号处理器 （DSP），该过程一般通过现场可编程门阵列 （FPGA） 完成进入末级的信号处理和转换。对于 MRI 而言，在 LNA 和放大器之间也可能有一系列混频级，以将磁体射频（RF） 能量转换成为低频能量。因为每个元件都需要三个或更多器件，传感器每增加一倍，仅接受信号链的模拟组件数量就可能需要增加到原来的 6 至 10 倍！另外，功耗要求的增加就更不用说了。难怪系统设计人员总是不断要求组件供应商对其新型集成电路 （IC） 设计进行创新，以解决尺寸相关的问题。
[member]


2 高集成度： 数量更多，尺寸更小

一个主要的改进方面就是将越来越多的有源器件集成在一个芯片上，进而减少系统所需的IC 数量。就一个典型的超声波接受链而言，每个传感器可能都需要四个器件，其中三个为放大器。凭借现代设计与工艺，IC 供应商现在可提供将LNA、VCA 以及 PGA 集成在一个可变增益放大器的器件，最终将芯片数量减少了三分之一。另外，当前的设计通常在每个芯片中都包括多个信号链通道，如 TI 推出的VCA8617 器件在其每个芯片中都拥有多达 8 个 VGA 通道。通过器件的集成，系统设计人员可以优化其设计，从而在功耗与性能之间做出权衡。VCA8613 为一款类似的器件，相对于 105 mW 而言，该器件的功耗仅为 75 mW,但是却出现了较高的噪声（1.2 nV / Hz 与 1.0 nV / Hz 相比较而言）。

3 更低的功耗以及更高的性能

和放大器一样，对 ADC 的其他部分也进行了类似的集成。许多现代设计都具有与 8 通道VGA 相匹配的 8 个 ADC 通道。同时，ADC 虽然大幅降低了功耗，但是不会影响它们在典型医学成像应用中运行包络的性能。由于医学成像应用的噪声和线性度的约束，放大级通常为诸如锗-硅之类的内置工艺。这些工艺使典型响应频率（从 DC 至 20 MHz）达到了最佳平衡--低噪声、低功耗以及高线性度。相反，高速 ADC 通常使用 CMOS 工艺进行构建，因为该技术针对 10-14 位精度转换器在功耗与性能方面做了很好的权衡。

由于 CMOS 技术的进步，ADC 的功耗特性与外形尺寸已大大降低，但是其性能却大大提高。与以前的 ADC 相比，ADS5271 的 ADC 通道增加了四倍，信噪比 （SNR） 提高了5.5dB.通过进一步提高通道密度，新一代 ADC 将每个通道的功耗和板级空间降低了66%.另外，输入频率 （IF） 的 ADC 性能提高已实现了 MRI 的全新系统架构。MRI 机器主磁体的窄带 IF 范围为 30 至 140 MHz.传统架构将 IF 向下混合接近 DC,在此可以使用一个高精度ADC 对输入频率进行采样。现在，新一代 14和 16 位 ADC 可在此范围内对 IF 进行轻松采样。凭借数字抽取技术，这些 ADC 可实现与使用传统架构所实现的相似的信噪比 （SNR），从而在提高成像性能的同时节省了板级空间。

随着成像技术在医学应用中更加广泛的使用，设备厂商将不断设计推出成像质量更佳的新型系统。为了帮助设备厂商追求卓越的成像效果，领先的半导体公司将不断研究、开发和推出其所需的技术，以满足高品质成像产品的需求，这些产品的外形尺寸将更加小巧、功耗更低。