简介设计PCB时的抗静电放电方法

发布时间:2015-04-13 阅读量:739 来源: 我爱方案网 作者:

【导读】在PCB板的设计当中,可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。通过调整PCB布局布线,能够很好地防范ESD。尽可能使用多层PCB,相对于双面PCB而言,地平面和电源平面,以及排列紧密的信号线-地线间距能够减小共模阻抗和感性耦合,使之达到双面PCB的1/10到1/100。对于顶层和底层表面都有元器件、具有很短连接线。

来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤,例如穿透元器件内部薄的绝缘层;损毁MOSFET和CMOS元器件的栅极;CMOS器件中的触发器锁死;短路反偏的PN结;短路正向偏置的PN结;熔化有源器件内部的焊接线或铝线。为了消除静电释放(ESD)对电子设备的干扰和破坏,需要采取多种技术手段进行防范。

在PCB板的设计当中,可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中,通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线,能够很好地防范ESD。以下是一些常见的防范措施。

简介设计PCB时的抗静电放电方法
 
尽可能使用多层PCB,相对于双面PCB而言,地平面和电源平面,以及排列紧密的信号线-地线间距能够减小共模阻抗和感性耦合,使之达到双面PCB的 1/10到1/100。尽量地将每一个信号层都紧靠一个电源层或地线层。对于顶层和底层表面都有元器件、具有很短连接线以及许多填充地的高密度PCB,可以考虑使用内层线。

对于双面PCB来说,要采用紧密交织的电源和地栅格。电源线紧靠地线,在垂直和水平线或填充区之间,要尽可能多地连接。一面的栅格尺寸小于等于60mm,如果可能,栅格尺寸应小于13mm。

确保每一个电路尽可能紧凑。

尽可能将所有连接器都放在一边。

如果可能,将电源线从卡的中央引入,并远离容易直接遭受ESD影响的区域。

在引向机箱外的连接器(容易直接被ESD击中)下方的所有PCB层上,要放置宽的机箱地或者多边形填充地,并每隔大约13mm的距离用过孔将它们连接在一起。

在卡的边缘上放置安装孔,安装孔周围用无阻焊剂的顶层和底层焊盘连接到机箱地上。

PCB装配时,不要在顶层或者底层的焊盘上涂覆任何焊料。使用具有内嵌垫圈的螺钉来实现PCB与金属机箱/屏蔽层或接地面上支架的紧密接触。

在每一层的机箱地和电路地之间,要设置相同的“隔离区”;如果可能,保持间隔距离为0.64mm。

在卡的顶层和底层靠近安装孔的位置,每隔100mm沿机箱地线将机箱地和电路地用1.27mm宽的线连接在一起。与这些连接点的相邻处,在机箱地和电路地之间放置用于安装的焊盘或安装孔。这些地线连接可以用刀片划开,以保持开路,或用磁珠/高频电容的跳接。

如果电路板不会放入金属机箱或者屏蔽装置中,在电路板的顶层和底层机箱地线上不能涂阻焊剂,这样它们可以作为ESD电弧的放电极。

要以下列方式在电路周围设置一个环形地:

(1)除边缘连接器以及机箱地以外,在整个外围四周放上环形地通路。

(2)确保所有层的环形地宽度大于2.5mm。

(3)每隔13mm用过孔将环形地连接起来。

(4)将环形地与多层电路的公共地连接到一起。

(5)对安装在金属机箱或者屏蔽装置里的双面板来说,应该将环形地与电路公共地连接起来。不屏蔽的双面电路则应该将环形地连接到机箱地,环形地上不能涂阻焊剂,以便该环形地可以充当ESD的放电棒,在环形地(所有层)上的某个位置处至少放置一个0.5mm宽的间隙,这样可以避免形成一个大的环路。信号布线离环形地的距离不能小于0.5mm。
 

在能被ESD直接击中的区域,每一个信号线附近都要布一条地线。

I/O电路要尽可能靠近对应的连接器。

对易受ESD影响的电路,应该放在靠近电路中心的区域,这样其他电路可以为它们提供一定的屏蔽作用。

通常在接收端放置串联的电阻和磁珠,而对那些易被ESD击中的电缆驱动器,也可以考虑在驱动端放置串联的电阻或磁珠。

通常在接收端放置瞬态保护器。用短而粗的线(长度小于5倍宽度,最好小于3倍宽度)连接到机箱地。从连接器出来的信号线和地线要直接接到瞬态保护器,然后才能接电路的其他部分。

在连接器处或者离接收电路25mm的范围内,要放置滤波电容。

(1)用短而粗的线连接到机箱地或者接收电路地(长度小于5倍宽度,最好小于3倍宽度)。

(2)信号线和地线先连接到电容再连接到接收电路。

要确保信号线尽可能短。

信号线的长度大于300mm时,一定要平行布一条地线。

确保信号线和相应回路之间的环路面积尽可能小。对于长信号线每隔几厘米便要调换信号线和地线的位置来减小环路面积。

从网络的中心位置驱动信号进入多个接收电路。

确保电源和地之间的环路面积尽可能小,在靠近集成电路芯片每一个电源管脚的地方放置一个高频电容。

在距离每一个连接器80mm范围以内放置一个高频旁路电容。

在可能的情况下,要用地填充未使用的区域,每隔60mm距离将所有层的填充地连接起来。

确保在任意大的地填充区(大约大于25mm×6mm)的两个相反端点位置处要与地连接。

电源或地平面上开口长度超过8mm时,要用窄的线将开口的两侧连接起来。

复位线、中断信号线或者边沿触发信号线不能布置在靠近PCB边沿的地方。

将安装孔同电路公地连接在一起,或者将它们隔离开来。

(1)金属支架必须和金属屏蔽装置或者机箱一起使用时,要采用一个零欧姆电阻实现连接。

(2)确定安装孔大小来实现金属或者塑料支架的可靠安装,在安装孔顶层和底层上要采用大焊盘,底层焊盘上不能采用阻焊剂,并确保底层焊盘不采用波峰焊工艺进行焊接。

不能将受保护的信号线和不受保护的信号线并行排列。

要特别注意复位、中断和控制信号线的布线。

(1)要采用高频滤波。

(2)远离输入和输出电路。

(3)远离电路板边缘。

PCB要插入机箱内,不要安装在开口位置或者内部接缝处。

要注意磁珠下、焊盘之间和可能接触到磁珠的信号线的布线。有些磁珠导电性能相当好,可能会产生意想不到的导电路径。

如果一个机箱或者主板要内装几个电路板,应该将对静电最敏感的电路板放在最中间。

相关阅读:


【分析】变频器8大故障原因及预防措施

解读XC90上的高逼格科技,为自动驾驶汽车上路暖暖身

look look 电路设计中防范过电流的小技巧
相关资讯
中国芯片产业再突破:小米自研3nm玄戒O1芯片量产开启高端化新篇章

2025年5月20日,小米集团董事长雷军通过微博宣布,小米自主研发的3nm旗舰芯片“玄戒O1”已进入大规模量产阶段,并计划于5月22日发布会上推出搭载该芯片的高端旗舰手机小米15S Pro和OLED平板7 Ultra。这一突破标志着中国芯片设计能力正式跻身全球第一梯队,成为继苹果、高通、联发科之后全球第四家掌握3nm手机SoC技术的企业。

国产芯片突围战:国科微4TOPS算力芯片如何撼动车载AI市场?

在全球汽车智能化浪潮下,车载芯片正成为产业链竞争的核心战场。国科微近期在接受机构调研时透露,公司已完成多款车规级AI芯片和SerDes芯片的研发测试,并通过ISO26262 ASIL B功能安全认证,标志着国产芯片企业在智能驾驶领域实现关键技术突破。本文将结合行业趋势与企业动态,分析其技术布局与市场前景。

从去库存到补周期:2025上半年存储市场供需拐点深度透视

全球存储产业在2025年上半年经历了显著的价格波动周期,呈现典型的"V型"复苏态势。据TrendForce最新市场监测数据显示,五大NAND Flash头部厂商(三星、SK海力士、美光、铠侠、西部数据)于二季度联合实施产能调控策略,将稼动率下调10-15个百分点,这一战略性减产措施有效缓解了市场库存压力。存储器现货价格指数显示,NAND Flash产品价格在Q2实现3-8%的环比涨幅,成功扭转连续三个季度的下行趋势。

开关损耗降低55%:解析东芝第三代SiC MOSFET的竞争优势与应用前景

2025年5月20日,东芝电子元件及存储装置株式会社(以下简称“东芝”)宣布推出四款650V碳化硅(SiC)MOSFET器件——TW031V65C、TW054V65C、TW092V65C和TW123V65C。这些产品基于第三代SiC MOSFET技术,采用创新的DFN8×8表贴封装,显著提升了功率密度和开关效率,主要面向工业设备中的开关电源、光伏逆变器及电动汽车充电站等高增长领域。

BOM成本直降30%!贸泽首发高性价比AI处理器方案

在全球智能化转型加速的背景下,贸泽电子作为全球领先的电子元器件代理商,今日宣布正式开放Renesas Electronics RZ/V2N嵌入式AI微处理器的全球供货。这款采用创新架构的处理器专为视觉AI应用场景深度优化,通过集成式异构计算方案,成功在算力密度与能效比之间取得突破性平衡,其15 TOPS的AI推理性能搭配10 TOPS/W的能效表现,为工业视觉、移动机器人等边缘计算领域带来全新解决方案。