Silicon Labs推出首款低功耗PCI Express Gen 4缓冲器

Silicon Labs日前推出了一系列低功耗PCI Express （PCIe） Gen 1/2/3/4时钟缓冲器，设计旨在为1.5V和1.8V应用提供超低抖动时钟分发。

Silicon Labs的新型Si532xx PCIe时钟缓冲器具有40fs RMS（典型值）的附加抖动性能，可为严格的PCIe Gen 3和Gen 4抖动规范提供超过90％的余量，从而简化时钟分发和降低产品开发风险。


越来越多的数据中心硬件设计正在使用低功耗1.5V或1.8V电源，以最大限度地降低整体功耗，这些数据中心硬件设计包括网络接口卡（NIC）、PCIe总线扩展器和高性能计算（HPC）加速器。Si532xx缓冲器由单个1.5V-1.8V电源供电，具有多达12路时钟输出，非常适合在低功耗设计中提供低抖动PCIe时钟分发。Si532xx时钟器件支持PCIe通用时钟、分离参考无展频（SRNS）和分离参考独立展频（SRIS）架构，能够满足各种应用需求。

Si532xx时钟是基于非PLL的扇出缓冲器，支持展频时钟信号的分发而不影响信号完整性。随着PCIe端点数量在服务器和存储应用中的不断增长，要求系统设计人员提供更多的PCIe参考时钟的缓冲时钟副本。新型Si532xx系列产品的超低抖动性能使得设计人员能够级联多个缓冲器，同时仍能达到0.5ps RMS的最大允许系统PCIe抖动预算。

Si532xx器件输出驱动器利用Silicon Labs的推挽式HCSL技术，该技术不像使用恒流输出驱动器技术的传统PCIe缓冲器那样需要外部终端电阻。内部电源滤波可防止电源噪声降低时钟抖动性能，从而消除了竞争解决方案所需的离散式低压差稳压器。Si532xx系列产品支持85欧姆和100欧姆阻抗选项。

Silicon Labs时钟产品高级营销总监James Wilson表示：“我们利用Silicon Labs在高性能时钟设计方面的专业技术来降低PCIe时钟分发应用中的抖动和功耗。我们新推出的Si532xx系列产品显示Silicon Labs致力于帮助整合并简化数据中心、工业、通信和消费类设计中的高速时钟树设计。”

由于时钟抖动是所有PCIe应用的关键设计参数，Silicon Labs提供PCIe Gen 1/2/3/4软件工具，可简化PCIe抖动测量。开发人员可免费下载该易于使用的实用软件工具：www.silabs.com/pcie-learningcenter。

价格与供货

Si532xx PCIe时钟缓冲器已经量产，并可提供样片，其中包括多种输出选项。Si53212、Si53208和Si53204时钟器件提供12路、8路和4路PCIe时钟输出。样片可在两周内发货，批量订购可在四周内发货。在一万片采购量时，4路输出时钟器件的单价为1.40美元起，12路输出时钟器件的单价为2.17美元起。Silicon Labs的新型Si53204-EVB开发套件零售价为175美元，可提供快速、简单的PCIe缓冲器评估。

方案超市都是成熟的量产方案和模块，欢迎合作：

基于AR技术的3D机械制图册
噪声抑制器 激光功率稳定仪
基于车载激光扫描的大规模城市场景三维建模项目

快包任务，欢迎技术服务商承接：

无刷电机控制板软件设计 27000
电机控制+无线模块方案开发 20000
程控安规耐压测试仪设计 15000

>>购买VIP会员套餐