元器件集成电镀的参考条件

发布时间:2020-10-27 阅读量:1368 来源: 我爱方案网 作者: 我爱方案网

镀件装载量是否恰当,对于镀金层能否在镀件上均匀分布也十分重要。无论是采用振动电镀方式还是滚镀方式,若镀件数量较少而低于装载量下限时,在电镀过程中镀件容易受到导电不良的影响,必须加入一些陪镀件以保证镀件不会中途断电,镀件均匀翻转。


元器件集成电镀的参考条件


当镀件装载量较大时,镀件在滚筒或振筛中位置相互交换不够充分,造成镀件之间镀层分布不均匀。通常按以下原则选择镀件装载量:)镀件在滚筒或振筛中能完全连续导电,不会因为装载量过少而造成导电不良;在滚筒或振筛中,镀件之间位置的相互交换状态良好;镀件装载量一般为滚筒或振筛容积的1/3,不超过1/2。


针对不同形状的镀件,在选用电镀方式时应该有所区分。例如:对异型镀件和带有孔径大于1 mm非盲孔的细长形状接触体而言,一般适宜采用滚镀的方式;对于孔径小于1 mm的小型插针、插孔,特别是带有盲孔的接触体而言,一般适宜采用振动电镀的方式使镀金层分布均匀。另外,在电镀过程中为了减小镀液浓差极化,应重视镀液的搅拌。一般采用循环过滤的方式。


采用旧式滚筒电镀的样件,镀件前后端镀层厚度差超过0.2μm;而采用新式滚筒电镀的样件,镀件前后端镀层厚度差仅为0.07μm左右。某高频连接器外壳A与外壳B,要求内孔4 ~ 6 mm处厚度要达到0.38μm的深孔镀金件。使用传统滚镀生产线以旧式滚筒电镀时,若要使镀件孔内金属厚度符合上述要求,则外表面金层厚度将分别达到0.5 ~ 0.9μm与1.5 ~ 2.0μm左右,金材浪费较大;采用新滚镀生产线以新式滚筒电镀后,在孔内检测点金层厚度达到0.38μm时,镀件外表面的厚度可以降低到0.6 ~ 0.7μm。这说明在镀层厚度分布上,采用改进后的新式滚筒镀出的镀件,镀层厚度比较均匀,这也说明电镀设备的改进可以改善镀金层在镀件表面的分布,使镀层更为均匀。


镀件的基体形状不同,则镀层的均匀性也不同。越是细长或孔越深的接触件,其镀层的均匀性越差。以前的生产工序流程是:电镀工序除油─酸洗─钝化─电镀─成品工序收口后装配。由于在电镀过程中镀件相互对插,导致部分镀件孔内金层厚度达到0.2μm以上,部分镀件孔内没有镀金层。后将生产工序流程改为:电镀工序除油─酸洗─钝化─成品工序收口─电镀工序电镀─成品工序装配,镀件对插的问题得以解决。


元器件集成电镀的参考条件


按原生产工序进行镀金操作时,由于要考虑电镀时镀件对插的影响,为了保证镀金后孔内厚度按要求达到0.1μm,大部分镀件的金层超厚,造成生产成本浪费;而改进生产工序后,镀层平均厚度明显下降。由此可见,当镀件的基体形状影响到镀层分布时,在不能及时改变镀件设计尺寸的情况下,如果采取合适的工艺流程也可以改善镀金层在零件表面的分布,同时达到节约生产成本的目的。


推荐阅读:

MOS管的电路应用及并联要点

判断放大效应及场效应管特点

场效应管的几种特性判断方法

场效应管和普通晶体管的优势

启动电阻与分流电阻的选用


相关资讯
不同应用场景中的晶振分类知识合集1

按晶振的功能和实现技术的不同,分为温度补偿晶振(TCXO)、压控晶振(VCXO)、恒温晶振(OCXO)。

晶振分频原理:数字电路的周期性计数实现频率转换!

为了在性能与功耗之间取得最佳平衡,需要根据具体应用场景,对基准时钟进行相应的分频、倍频或转换处理,从而为各模块提供适宜的时钟信号。此时,分频技术就成为连接晶振基准频率与系统需求的关键,通过数字电路将晶振原始频率按固定比例降低,输出符合要求的低频时钟信号。

RTC时钟芯片的电路工作原理与解析

RTC芯片是一种专门用于精准计时、掉电续时的专用集成电路,其核心功能是提供精准、稳定的时间信息(包括秒、分、时、日、月、周、年),并能在主电源断电后依靠备用电池继续保持计时,从而确保时间持续不间断。

晶振启动时间影响因素解析与优化方向

​晶振的启动时间,通常是指其通电后进入稳定振荡状态所需的时间。若启动时间过长,可从以下五个常见的影响因素方面进行优化。

解析RTC实时时钟芯片的工作原理

RTC(Real-Time Clock,实时时钟)芯片作为一种独立的专用计时器件,其核心功能包括提供稳定的日历时钟、在主电源断电后持续运行、支持定时中断以及输出高精度时间戳,为各类嵌入式系统提供可靠的时间基准。