2nm制程技术又有新亮点出现，台积电依然发挥着关键作用

台积电3nm如期在下半年进入量产，2nm研发超前部署，除了是台积电第一个纳米片（Nanosheet）的环绕闸极（GAA）晶体管架构制程，也会是业界首度采用高数值孔径（High-NA）极紫外光（EUV）光刻技术的先进制程节点，进度可望超前三星和英特尔。  

台积电预计在竹科宝山二期兴建Fab 20超大型晶圆厂，将成为2nm生产重镇。台积电Fab 20厂区将分为第一期到第四期、共兴建4座12英寸晶圆厂，预计2024年下半年进入风险性试产，2025年进入量产。台积电2nm将首度采用纳米片GAA晶体架构，技术开发进度符合预期。  

台积电的竞争对手三星电子和英特尔计划最早在2022年全面部署各自的纳米片技术。  

作为全球领先的晶圆代工厂，台积电向新闻媒体简要介绍过未来几年的路线图，台积电业务发展副总裁张凯文表示，该公司还验证了纳米片后续工艺技术，如CFET（复合FET）。    

CFET是纳米片技术的演变形式。n型FET和p型FET上下层叠，实现更高的晶体管密度。HPC 应用（如数据中心）的能耗对全球变暖有重大影响。台积电正在寻求新的晶体管架构，以鼓励降低这种能源消耗。  

台积电近几年能够维持强劲成长动能，下半年就算消费性电子需求疲弱，半导体生产链进入库存调整，8月合并营收仍达2181.32亿元新台币创下历史新高，对下半年产能满载深具信心，其中关键原因就是先进制程由开发到量产的时间点均大幅领先竞争同业，新制程一推出自然就等于是通吃整个市场订单。  

台积电表示，在过去的15年中一直在研究纳米层片晶体管，并建立了坚实的能力。台积电相信2nm是导入纳米片GAA架构晶体管的合适制程，将速度和功率提升一个世代，协助客户保持竞争力。  

台积电重申2nm开发符合进度，预计于2025年量产。在纳米层片晶体管和设计技术协同优化（DTCO）的协助下，台积电2nm效能和功率优势提升了一个世代。相较于N3E制程，在相同功率下速度提升10%~15%，或在相同速度下功率降低25%~30%。且由于纳米片晶体管具有卓越的低Vdd（芯片工作电压）效能，2nm在正常Vdd及相同的功率下，效能提高了15%，在较低的Vdd（0.55V）下，优势扩大到26%。    

台积电2nm制程能够持续推进并领先竞争同业，另一关键在于掌握EUV曝光机产能及技术。台积电为了积极解决关键制程的间距缩小问题，在N7+制程开始利用EUV曝光设备和多重曝刻技术。台积电将在2024年引进High-NA EUV曝光设备，开发客户所需的相关基础建设结构和曝刻解决方案以支持创新。据了解，台积电可望再度领先同业，在2nm首度采用High-NA EUV技术。   

昂贵的High-NA EUV

ASML宣布去年底及今年都接获最新一代High-NA极紫外光刻机（EUV），意味ASML在导入 0.55 数值孔径High-NA EUV 光刻技术的道路上又迈出了一步。  

High-NA EUV 是ASML最新一代光刻设备，虽然ASML未透露下单客户，但因这项设备被业界视为做为未来投入GAA技术关键光刻设备，预料下单厂商应是台积电或三星，从台积电稍早公布资本支出高达400亿到440亿美元，且首度揭露用于2nm先进制程投资，这也意味台积电在2nm有重大突破，并下单采购High-NA EUV，投入2nm研发及试产。  

台积电供应链透露，台积电内部规划2nm试产部队于今年第4季正式成军，这也意味台积电在先进制程，不会让三星有任何超车的机会。  

不过据了解，三星也紧急抢购一台High-NA EUV，并要ASML直接拉到三星工厂内进行测试，创下ASML首创直接先出货再客户厂内测试的首例，显见二大厂在先进制程竞赛超乎想象的激烈。  

今年1月，英特尔宣布第一个下单订购了ASML TWINSCAN EXE:5200光刻机。  

TWINSCAN EXE:5200是ASML的高数值孔径EUV光刻机，其吞吐量超每小时220片晶圆（wph）。  

从路线图来看，EXE:5200预计最快2024年底投入使用，2025年开始大规模应用于先进芯片的生产。    

事实上，4年前，ASML的第一代高NA（0.55 NA）光刻机EXE:5000，英特尔就是第一个下单的公司。不过当前的7nm、5nm芯片还并非是其生产，而是0.33NA EUV光刻机。  

和0.33NA光刻机相比，0.55NA的分辨率从13nm升级到8nm，可以更快更好地曝光更复杂的集成电路图案，突破0.33NA单次构图32nm到30nm间距的极限。  

外界预计，第一代高NA光刻机EXE:5000会率先用于3nm节点，至于EXE:5200，按照英特尔的制程路线图，2025年至少是20A或者18A，也就是5nm和5nm+。  

此前，ASML发言人曾对媒体透露，更高的光刻分辨率将允许芯片缩小1.7倍、同时密度增加2.9倍。未来比3nm更先进的工艺，将极度依赖高NA EUV光刻机。  

最后不得不说，英特尔能抢到第一单，除了和ASML一致紧密合作外，当然也是因为“钞能力”，Gartner分析师Alan Priestley称，0.55NA下一代EUV光刻机单价将翻番到3亿美元（约合19亿元人民币）。   

一台微波炉，成2nm芯片制造关键

一个由科学家改装的家用微波炉，正在帮助制造下一代手机、电脑和其他电子产品。这项发明被证明克服了半导体行业面临的一个重大挑战。相关研究结果以“Efficient and stable activation by microwave annealing of nanosheet silicon doped with phosphorus above its solubility limit”为题，发表在科学期刊《应用物理学快报》（Applied Physics Letters）上。  

康奈尔大学材料科学与工程系教授 James Hwang 为该论文的作者之一。  

随着芯片尺寸变得越来越小，要想产生所需的电流，硅必须掺杂或混合更高浓度的磷。如今，半导体制造商正面临着一个临界极限，即使用传统方法来加热高掺杂材料已经无法生产出性能稳定的半导体。  

台积电认为，微波在理论上可以用来激活过量的掺杂剂。但是，就像家用微波炉有时会不均匀地加热食物一样，之前的微波退火装置往往会产生“驻波”（standing waves），从而阻止掺杂剂的一致激活。  

为此，台积电与 Hwang 合作，通过一个改进的微波炉选择性地控制驻波发生的位置，从而可以在不过度加热或损坏硅晶体的前提下，恰到好处地激活掺杂剂。  

对此，Hwang 表示：“这一发现可以用于制造 2025 年前后生产的半导体材料和电子产品。”  

Hwang 还说道：“目前，只有少数企业在生产 3nm的半导体材料。这种新的微波方法有可能使台积电和三星电子等芯片制造商将尺寸缩小到2nm。”  

据介绍，这一突破可能会改变芯片中使用的晶体管的几何形状。  

20 多年来，为了保证每个芯片上能装载更多的晶体管，晶体管被制作成像背鳍一样直立。  

近年来，芯片制造商开始试验一种新的结构，在这种结构下，晶体管可以呈水平堆叠状。而微波退火使更多掺杂的材料成为可能，这是实现新结构的关键。

关于我爱方案网

我爱方案网是一个电子方案开发供应链平台，提供从找方案到研发采购的全链条服务。找方案，上我爱方案网!在方案超市找到合适的方案就可以直接买，没有找到就到快包定制开发。我爱方案网积累了一大批方案商和企业开发资源，能提供标准的模块和核心板以及定制开发服务，按要求交付PCBA、整机产品、软件或IoT系统。更多信息，敬请访问http://www.52solution.com