发布时间：2026-05-8 阅读量：2479 来源: IT之家 发布人: bebop
我爱方案网5月8日消息，科技媒体 Wccftech 报道称为突破 10nm 以下制程微缩瓶颈，三星与 SK 海力士两大巨头正研发下一代 DRAM 制造工艺，争夺行业主导权。
据介绍介绍，不同于处理器，DRAM 内存芯片必须依靠电容器存储数据。随着制程节点不断缩小（如 10nm 以下的 1c 节点），电容器的尺寸难以继续缩减，晶体管间距缩小也增加了短路风险。
为了让密度进一步提升，行业正转向 3D DRAM，将传统 2D 平面排列的 DRAM 单元改为垂直或立体堆叠架构的内存技术。其原理类似 3D NAND 闪存，通过改变晶体管排列方向（如水平放置）或垂直堆叠，在缩小制程时保持电容器容量。
不过在技术实现方面，三星和 SK 海力士已分化出不同发展路线。
三星方面计划推广 GAAFET 工艺。在处理器制造中，GAAFET 通过栅极包裹沟道来提升电流控制力；但在 DRAM 中，三星必须将 GAAFET 晶体管与电容器整合在同一单元内。为此，三星考虑借鉴 NAND 闪存的设计，把负责读写操作的控制电路置于存储阵列下方。
而 SK 海力士选择了 4F2 架构。该方案将晶体管垂直堆叠，同样用栅极材料包裹晶体管，而接收电容数据的组件则置于晶体管柱下方。这种结构与 GAAFET 有相似之处，但空间布局逻辑截然不同。
该媒体指出两大巨头路线分化，核心目标一致：率先实现技术量产，推动自家方案成为下一代 DRAM 的行业标准。谁能率先跑通工艺并提升良率，谁就能在 AI 时代的内存市场占据主导。
在英伟达GPU与CUDA生态长期主导AI训练与科学仿真的背景下，国产LineShine（灵晟）纯CPU超算以2.198 EFlops持续双精度性能登顶TOP500，印证了“矩阵增强型CPU”正在重构HPC底层硬件标准。 近日，Jack Dongarra、Satoshi Matsuoka、Torsten Hoefler三位HPC权威联合发表《Do We Still Need GPUs? Rethinking AI and Scientific Computing on Matrix-Enhanced CPUs》，系统拆解了无GPU同构超算的四层技术体系：处理器指令集硬件加速、统一HBM高带宽内存架构、全精度混合运算单元、原生高速互联网络。
回顾AI今年的发展轨迹，我们能察觉到一种质的变化：AI不再只是被展示、被调用的“展品”，而是拥有了更明确的“行动感”。从代码编写到机器人奔跑，从算力基建到未来接口，行业正集体从“回答问题”走向“完成任务”。 我们试图透过五个数字，捕捉这一轮产业变革中的关键切片。
展会大数据公布！2027.7.7-9，上海见。
全球知名半导体制造商ROHM近日宣布，面向车载安全功能和保护电路开发出100V耐压MOSFET新品“RS4P063BPHZG”
2026 WAIC落下帷幕，国内AI算力产业的共识正发生清晰转向：单点参数竞赛逐渐退潮，超节点集群、全产业链自主可控与底层架构原始创新成为核心主线。在此背景下，首次参展的东方算芯凭借“高能效软件定义近存计算芯片DF1000”斩获大会最高荣誉SAIL奖。这座奖杯背后，指向了一条不依赖先进制程与既有生态的突围之路。
