厘清概念与性能边界：固定频率有源晶振 vs. 可编程晶振深度对比

很多工程师在选型时钟源时都会问出这个问题：“可编程晶振和有源晶振，到底哪个好？” 首先我们需要先理清一个容易混淆的概念：可编程晶振本质上也是“有源晶振”的一种。日常对话中大家说的“有源晶振”，往往特指传统固定频率输出的石英晶体振荡器（SPXO）；而“可编程晶振”则指可以通过编程灵活改变输出频率的晶体振荡器。

一、从内部结构看本质差异

固定频率有源晶振（例如YSO110TR，YSO230LR系列）：内部核心是一片AT切的石英晶片，搭配振荡电路输出频率，晶振直接工作在目标频率上（基频），或者通过选频放大得到的奇次泛音（泛音晶体振荡器）。对于低频（如 10 MHz、25 MHz 等），通常是基频振荡，输出频率与晶片的厚度成反比，晶片越薄，输出频率越高，对于上百 MHz 的高频，可能采用泛音的方式实现。

可编程晶振（例如YSO690PR，YSO212PU系列）：内部通常包含一个高稳定度的参考时钟（比如基于 MEMS 谐振器或 AT 切石英晶体），通过锁相环（PLL）将频率倍频到较高频率，再经过一个包含小数分频的反馈回路和输出分频器，生成用户需要的任意频率。频率的“可编程”就是通过改写分频比寄存器来实现的。这种架构天然提供了极大的频率灵活性，但也引入了 PLL 的相位噪声、参考杂散和分频器抖动，所以传统上大家会认为可编程晶振的“底噪”不如固定频率晶振干净。 

不过，随着低噪声 PLL 设计和 MEMS 工艺的进步，高性能可编程晶振的抖动指标已经能和不少固定频率有源晶振相媲美，这一差距正在急剧缩小。

有源晶振和可编程晶振哪个好，具体还是要看客户应用上面，哪个更适合电路设计，与客户板子适配性更强，主要看以下几点，可供参考： 

1. 相位噪声与抖动

对于有源晶振(例如YSO110TR)，可以实现非常低的相噪和抖动，CMOS输出的25M有源晶振，RMS jitter（12 kHz～5 MHz）可以做到150fs，用于高速通信上面的差分有源晶振(例如YSO231LJ)，156.25MHz RMS jitter（12 kHz～20 MHz）甚至可以做到 50fs RMS ，而可编程晶振受限于内部 PLL 的带内噪声和参考频率的倍频恶化，相噪和jitter往往会比有源晶振差一点，CMOS输出的25M可编程晶振RMS 抖动在 1 ps 左右，但是随着可编程芯片的不断优化，高频的差分晶振156.25MHz RMS jitter（12 kHz～20 MHz）也可以做到80fs(例如YSO212PU)，对绝大多数数字电路（如 FPGA、以太网、SERDES）来说，这个抖动水平完全满足要求。

2. 频率灵活性

有源晶振品的输出频率在晶片厚度、电极镀银工艺、电极结构设计等制程参数在生产阶段预先定型，不可更改。每一个新频率点都需要单独备料，生产周期通常需要 4 周，在没有备料的情况下，急单非常被动。可编程晶振则可以用一片空白器件通过编程接口，几秒钟就能烧录成目标频率，现场即可完成。支持在 1 MHz～数千 MHz 范围内任意频率输出，部分还支持多种输出逻辑（LVCMOS、LVDS、LVPECL 等）自由配置。对于原型验证、多频点产品平台、需要快速响应的中小批量订单非常友好

可编程晶振和有源晶振，到底哪个好，主要还是看哪个产品与客户端应用更适配，优选固定频率有源晶振的场景像一些射频信号源、微波通信、仪器仪表中的参考时钟，对相位噪声有极致要求，大批量单一标准频率的消费类产品。

优选可编程晶振的场景就比如需要快速打样、备料，频率在开发后期可能调整的项目。FPGA、SoC、以太网交换机、嵌入式处理器等需要多种频率但抖动要求不算极端的数字系统。一板多用、多型号共板设计，通过软件配置不同时钟频率的平台。工业、车载等对交期缩短、单料号管理、长期稳定供货有强烈需求的场合。