294亿美元资本支出护航:台积电A16量产在即,加速下一代AI芯片迭代

发布时间:2026-08-25 阅读量:81 来源: 发布人: Liv

近日有消息称,台积电已完成1.6nm级A16工艺的开发与验证,并计划今年第四季度开启量产。


这项工艺的核心亮点是首次采用了“超级电源轨(SPR)”背面供电技术:把供电线路从晶圆正面移到背面,实现电源与信号线路完全分离。


这不仅是台积电先进制程的又一次跨越式升级,更是一场针对AI算力巨大缺口所做出的战略性回应。



图片

(AI配图)


颠覆性技术革新


在传统芯片设计中,供电线路和信号线路全部拥挤在晶圆正面,就像一条双向拥堵的主干道。线路过多不仅挤占布局空间,还会产生供电损耗、信号延迟、布线瓶颈等一系列问题,严重制约了高端芯片的性能释放。


而台积电A16工艺带来的革新,堪称“赛道分流式”升级,其搭载的SPR技术首次实现了电源线路与信号线路完全分离。


这种全新架构优势十分直观:一方面彻底解决了正面布线拥堵的难题,大幅提升信号传输效率;另一方面有效降低了供电压降损耗,让芯片供电更稳、能效更高。

 

更关键的是,此次技术升级并未牺牲兼容性,A16工艺可以完美适配现有芯片设计方案,大幅降低厂商的设计改造成本与量产风险。


全方位性能跃升


作为台积电瞄准AI与高性能计算(HPC)市场的核心工艺,A16的各项数据提升十分亮眼,对比上一代增强版2nm N2P工艺实现了全方位突破,完美适配大模型AI芯片、高端服务器芯片的算力需求。


在性能方面,A16在同等功耗条件下,芯片性能提升8%-10%,算力释放更充沛;


在功耗方面,A16在同等性能输出下,功耗直接降低15%-20%,有效解决了高端芯片高发热、高耗电的痛点;


在密度方面,A16芯片晶体管密度提升8%-10%,在有限尺寸内集成了更多算力,适配芯片小型化、高性能发展趋势。


对于AI行业而言,这一升级意义重大。当下大模型训练、智能算力调度对芯片的算力、功耗、稳定性要求极高,A16工艺的落地,能够让AI芯片在高强度运算场景下,兼顾极致算力与更低能耗,为AI产业规模化落地提供核心硬件支撑。


抢占行业制高点


A16即将量产的背后,是台积电持续大手笔的产能布局。就在本月11日,台积电董事会正式敲定总额294.425亿美元的资本支出,全部聚焦先进工艺研发、高端封装产能扩建两大核心领域。


这笔巨额投入,不仅将为A16工艺的顺利量产、良率爬坡提供充足保障,还将持续夯实台积电在先进制程、封装测试的全产业链优势。在全球芯片产能紧张、高端制程竞争白热化的当下,重资加码产能,既能满足英伟达、苹果等核心客户的高端芯片订单需求,也能进一步拉开与同行的技术差距。


可以预见,随着A16年底量产落地,下一代AI芯片、高性能计算产品的迭代节奏,将迎来一次显著加速。

相关资讯
意法半导体发布EVLGANSPIN2-3PH评估板,适配GANSPIN612加速电机控制概念验证

意法半导体正式发布EVLGANSPIN2-3PH评估板,专为适配GANSPIN612打造,助力开发者加速电机控制概念验证。该评估板与GANSPIN611配套板形成互补,完善了ST的GaN电机驱动生态。两款芯片均集成双GaN晶体管与高压栅极驱动器,其中GANSPIN612支持约300W功率,GANSPIN611支持400W功率,凭借高能效特性,助力电机控制系统在严苛工况下实现极致小型化。

降低功率耗散并维持量测精度:Bourns以新型0.1 mΩ电阻赋能电池管理与电源转换

在电池供电与高电流控制系统中,感测组件过高的压降往往会引发系统效率下降与散热管理复杂化的双重困境。为打破这一技术瓶颈,Bourns今日正式推出0.1 mΩ超低阻值电流感测电阻。该系列新品依托电子束焊接(EB)金属带结构,实现了低电感与低热电势特性的完美结合。特别是通过AEC-Q200认证的CSS2H-5930R-L100x型号,不仅为汽车与工业电源系统提供了高可靠度、低功率耗散的解决方案,也为需要15 W功率额定及长期稳定性的高电流应用拓宽了设计空间。

从单一短路保护到全链路防护:东芝扩充eFuse产品线,赋能AI服务器与工业自动化

东芝电子元件及存储装置株式会社(“东芝”)今日宣布,扩展内置多种电源线保护功能的电子保险丝(eFuse IC)产品线,新增了一款额定电压为80V的产品——“TCKE1401NM”。该产品今日开始出货。

Gartner预测:2026年全球半导体收入将达1.6万亿美元,内存成核心驱动力

Gartner发布最新半导体市场预测,2026年全球半导体收入预计达1.6万亿美元,同比增长92%。AI基础设施的持续投入与内存市场的超预期涨价,正推动行业进入全新增长阶段。数据显示,AI数据中心生态系统在半导体总收入中的占比将从2026年的36.5%大幅提升至2030年的53%以上,AI正全面重塑半导体行业的投资格局与应用结构。

告别无效屏蔽:基于“源-路径-敏感回路”三维模型的高频磁场干扰抑制策略

高频磁场辐射干扰是高频宽禁带电力电子系统EMC测试的核心难点。由于常规滤波和屏蔽手段难以奏效,工程师必须深入理解其物理本质与传播路径。本文结合全链路工程经验,系统梳理了高频磁场辐射干扰的产生机理、典型场景、隐性危害,并提出了从干扰源、传播路径、敏感回路三个维度同步切入的全维度抑制方案,为高频电力电子装备顺利通过EMC认证提供实战指导。