T4240/T4160:飞思卡尔推出嵌入式多核处理器用于快速增长的数据中心市场

发布时间:2012-02-10 阅读量:996 来源: 我爱方案网 作者:

产品特性:
    *  T4240具有24个虚拟内核
    *  T4240基于双线程e6500 Power Architecture®内核
    *  T4160具有16个虚拟内核
    *  T4160可在25W功率范围内实现1.8 GHz频率
应用范围:
    *  数据中心、网络、工业领域


随着越来越多的面向个人和企业消费者的普及服务采用云计算来提供处理功能,全球的公共和专用数据中心正在迅速发展。虚拟化和其他处理优势已经帮助数据中心服务器跟上性能需求的步伐,同时作为补充,嵌入式多核通信处理器也开始发挥更大的作用,这是由于它们有能力帮助管理、分类和服务于云间和云内的巨大数据流。

全球通信处理领域的领导者飞思卡尔半导体正在帮助推动全球的数据中心不断演进,在其QorIQ高级多处理(AMP)系列中又新推出了 T4240和T4160嵌入式多核处理器。先前宣布的T4240处理器具有24个虚拟内核并基于飞思卡尔的双线程e6500 Power Architecture®内核,已经获得了最高CoreMark的每瓦性能(performance-per-watt)评价以及嵌入式处理器有记录以来整体最高性能测试分。飞思卡尔日前又推出了新的兼容软件和引脚的QorIQ AMP系列的T4160处理器,它具有16个虚拟内核,可在25W的功率范围内实现1.8 GHz频率。

T4240和T4160产品为数据中心以及其他网络和工业领域中的应用提供一个极具吸引力的组合,即硬件加速、基于结构(fabric-based)的互连技术、高速I/O、硬件辅助的虚拟化以及下一代64位Power Architecture内核的组合。这两款产品将采用28纳米工艺技术来制造。

为了满足严格的数据中心低功耗要求,AMP系列产品还采用级联的电源管理技术,这是一种先进的方法,使用可变式电源开关来降低能耗,允许客户独立、精确地调节内核功率以及其他处理单元。

T4240和T4160处理器采用了大量非常适合数据中心应用的先进技术,包括:
• 双线程、64位Power Architecture® e6500内核、具有40位实际地址内存以及1TB的物理地址内存;
• 第二代基于硬件的虚拟机监视器(hypervisor)技术,旨在简化开发并实现多个独立操作系统的安全自主操作,允许它们共享系统资源,包括处理器内核、加速器、内存、互连和其他片上功能;
• 50 Gbps的数据包解析、分类和分发加速技术;
• 支持10G和1G两种以太网,允许多个10G和1G以太网接口的灵活性;
• 20 Gbps的IPSEC转发性能,包括面向SSL和其他安全协议的具有40 Gbps性能的加密加速引擎(SEC);
• 新的20 Gbps数据压缩引擎(DCE)以及支持应用识别和数据丢失预防的正则表达式模式匹配引擎;
• 支持服务质量的新功能,包括数据中心桥接(DCB)和出口方向流量整形,旨在消除因为队列溢出而出现的丢包,并且支持链路上带宽的有效分配;
• 系统互连技术,包括带SR-IOV的PCIe rev 3.0,以促进高速外围设备的扩展;

飞思卡尔网络处理器部副总裁Brett Butler表示:“数据中心技术正在以惊人的速度发展,我们的很多客户在迅速增加带宽,同时对抗因数据中心网络扁平化而造成的延迟。有趣的是,未来的数据中心开始体现我们的嵌入式SoC的架构特征,并拥有同样的需求,即以最低的拥有成本提供最高的网络和内容处理性能。与这一趋势关联的技术需求正是飞思卡尔传统通信处理的优势所在。”

供货情况

T4240和T4160的样品计划在2012年年中供货。这些器件是飞思卡尔产品长期供货计划的一部分,可确保10年的供应。

相关资讯
国产替代加速下的竞争格局:VEML4031X00与TI/Intersil的全面技术对标

2025年5月7日,威世科技(Vishay Intertechnology)宣布推出全球首款符合AEC-Q100标准的矩形环境光传感器VEML4031X00,其采用4.38 mm×1.45 mm超薄表贴封装,厚度仅0.6 mm,专为汽车无边框中控显示器等空间受限场景设计。该产品集成环境光(ALS)与高灵敏度红外光电二极管,光谱响应范围0 lx至172,000 lx,解决了传统传感器在深色盖玻片后灵敏度不足的行业痛点。

全球半导体代工洗牌:台积电独占七成市场,三星份额跌破历史新低

AMD近期被曝取消三星4nm制程订单,转而将第五代EPYC服务器处理器及未来产品线交由台积电美国亚利桑那州工厂生产。这一决策源于三星尖端制程良率长期低于行业标准,其第二代3nm制程良率仅30%,而台积电4nm良率稳定在70%以上。此外,美国特朗普政府即将实施的半导体关税政策加速了这一转变。AMD等企业选择台积电在美产能,可规避潜在进口关税,优化供应链成本。台积电亚利桑那厂已实现4nm量产,并计划2025年底推进2nm工艺,成为AMD等客户争夺先进制程的核心阵地。

Cadence携手台积电N3工艺突破内存带宽瓶颈

全球EDA巨头Cadence公司于2025年5月7日正式宣布,其基于台积电3纳米(N3)制程的DDR5 MRDIMM Gen2内存IP解决方案已完成技术验证并投入商用。该方案实现了12.8Gbps的超高数据传输速率,较现行DDR5标准6400Mbps实现带宽翻倍突破,为AI训练、云端推理及高性能计算(HPC)提供了底层硬件支撑。

功率半导体龙头战略调整:安森美降本增效背后的产业逻辑

根据美国证券交易委员会最新披露文件及公司公告显示(信息来源:安森美2024年5月5日投资者关系简报),全球功率半导体头部企业安森美(纳斯达克代码:ON)正在实施重大战略转型。公司2025年Q1财报显示,当期实现营收14.5亿美元,同比下降22%,但超出市场预期0.5亿美元。值得关注的是,其非GAAP口径下仍保持40%的毛利率水平,显示核心业务具备较强韧性。

新一代碳化硅MOSFET技术革新与应用前景深度解析

基本半导体近期发布的新一代碳化硅(SiC)MOSFET系列产品,通过元胞结构优化、封装技术升级及可靠性突破,显著提升了器件性能与场景适配能力。本文从核心技术优势、国际竞品对比、应用场景覆盖及市场前景等维度展开分析,揭示国产碳化硅功率器件的进阶之路。